请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：TMS320F28388S Thread 中讨论的其他器件：C2000WARE
工具与软件：
尊敬的专家：
我向我的客户提出此问题、他们希望使用 CLB 实现以下功能：他们需要检测 EPWMA 和 EPWMB 之间的 DB 时间、如果 DB 小于设定值、则 DB 时间将保留为最小 DB 时间。 我发现我们的 SDK 提供了这个演示： clb_ex4_pwm_protection、说它可以实现这一点。
1.我不确定我的理解是否正确,是否能实现客户所需的功能?
2.但是当我运行仿真的时候有一些问题,据我理解,逻辑块边界输入的输入应该是一样的? 在 CLB 中、其输入如下面的所示：EPWMA 和 ePWM A 以及 EPWMB 和 EPWMB 。它应该是一对互补信号、但在边界输入中、输入信号的周期不同。
。、当我观看本演示的输出时、输入波形和输出波形不是我预期的2 μ s
4.所以,我认为它可能有错误的边界 输入,我改变边界输入,让他们是 一对互补信号,但输出也不是我的预期,我不知道我错了哪里
5.为了找出原因,我试着了解 CLB 逻辑,它会捕捉 EPWMA 和 EPWMB 的下降沿,当它捕获时,它会开始计数,当它超过时,它会将输出更改为较低的最小 DB 时间。 我们有一些关于此演示的设计文件吗？ 我想澄清整个逻辑、但根据方框图、我认为这对我来说可能有点困难。
BRS
Shuqing
