[参考译文] TMS320F28388D：ADC 和 C28x 的基准测试信息

尊敬的 Connor：

F28388D 数据表第7.11.2.3.9节中的 ADC 时序图说明了如何推导吞吐量。  第一级为数据采样时间(SH)、这是输入网络的函数。  一个匹配良好的输入、其信号源阻抗最小、可能具有最短 SH 时间、对于阻抗较高的源、SH 需要更高、以实现适当的信号稳定。  第二级是量化、这取决于 ADC 速度。   ADC CLK 的最大速度为50MHz、这可提供最快的转换时间。  考虑到16位模式的理想情况、最大吞吐量为1MSPS。  对于12位、最大吞吐量为3.5MSPS。  如果未使用最佳条件、ADC 吞吐量将明显减少。

有一份关于基准测试的应用手册显示了 C28中的不同功能与 ARM 的不同功能的比较。  这是 链接。

此致、

Joseph