This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] TIDM-1000:构建3 PWM 信号占空比更改

Guru**** 2478325 points
Other Parts Discussed in Thread: TIDM-1000

请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/microcontrollers/c2000-microcontrollers-group/c2000/f/c2000-microcontrollers-forum/1470338/tidm-1000-build-3-pwm-signal-duty-cycle-changes

器件型号:TIDM-1000

工具与软件:

我目前正在运行构建3中的 TIDM-1000、并通过测试点 TP1到 TP6来探测控制卡生成的 PWM 信号。 我已经看到 PWM 信号彼此相移、我可以在代码中找到发生相移的地方、其中相位1是主器件、相位2和3根据它的 SYNC 信号相移。 但是、我还注意到 PWM 占空比会随时间变化。 在不改变输出电压或配置的任何其他部分的情况下、我在示波器上的后续捕获显示占空比发生变化、并且似乎遵循一种模式、其中占空比上升到98%、然后下降到大约2%、然后再次上升并重复。 探测测试点(如 TP1和 TP2)控制同一相位上的一对 FET)显示、两个 PWM 信号同时发生这种变化。 探测不同相位(例如 TP1至 TP3)的 FET 上的测试点可发现它们不会同时改变其占空比。

占空比随着时间的推移而发生这样的变化、原因是什么?

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    占空比会因闭环而变化。 它尝试调整以适应输出电压的微小干扰、通常小于1-2%。