工具/软件：
大家好！
我正在使用 LMK05318BEVM 进行一个定制电路板原型测试。 我们使用此 DPLL 以不同的频率运行所有必需部分(如以太网 PHY、ADC 和 DAC)。
因此、要在 LMK05318BEVM 上测试 LVCMOS 输出、我们使用 TICSPRO 工具来配置所需的通道、如6和7。 我们观察到电压电平高达1.1V。但根据数据表、电压电平应为1.8V。 您能帮助解决这个问题吗？
作为 LVCMOS 输出之一、我们将其用作一个 GPIO 上的触发器。该 GPIO 需要最低1.2V VIH 电平来对 DAC/ADC 过程进行采样、但由于输出电压电平较低、我们无法在该 GPIO 上生成触发器。
Jennifer 您好：
感谢您的快速答复。 请查看随附的文档、了解 OUT6和 OUT7通道上 OUT0和 LVCMOS 波形的 AC_LVDS 波形、以供您参考。
我还附了一个图、它可以向您说明我们用于原型设计的测试设置、该设置需要多个频率、如下图所示 。
e2e.ti.com/.../TICS-PRO-Config.docx
如果您需要任何详细信息或帮助、 请告诉我。 在这里使用 DPLL 的主要思路是通过单个时钟源(即 DPLL)运行所有必需的外设。
因此、请告知我们这种设置是否可行、帮助我们解决电压电平问题、以便我们可以开始进一步的过程。
您好、Ankit、
感谢您分享 OUT6和 OUT7的示波器屏幕截图以及方框图。
我注意到示波器设置为50欧姆端接、从而降低了摆幅电平。 LVCMOS 输出不需要将50 Ω 端接至 GND。 请改为使用高阻抗探头重新获取示波器捕获。
此外、请进行探查并告诉我 VDDO_6 和 VDDO_7 先前要求的电源引脚电压电平。
此致、
Jennifer
尊敬的 Jennifer：
很抱歉晚回复。 我在度假。 根据您的输入、我们能够在 LVCMOS 通道上获得1.8V 电平输出。
谢谢、这解决了我的问题。
