[参考译文] LMX2594：VTUNE 端子电压和环路滤波器设计

你好、 松本山、

1.3V 是正常的。 该器件的设计方式是、在 VCO 校准之后、无论 VCO 频率是多少、Vtune 都应大约为1.3V。  

我不熟悉运算放大器、但我认为 OPA211是 该应用中的一个不错选择。 振荡器可能是由环路滤波器设计引起的。 由于环路带宽较宽、某些元件值会相当小。

也许您可以尝试以下设计。

另请注意、25M x 5 = 125MHz FPD 不是有效的配置。 最小值 倍频器的输入频率为30MHz。

你好、松本山、

PLL Sim 没有为运算放大器建模、只是运算放大器的噪声将影响整体相位噪声。  

PLL SIM 未考虑器件的输入时钟限制、例如、在这种情况下、25MHz x 5不是有效配置。 我们需要在 TICS Pro 中验证它。 如果输入时钟为25MHz、则最大值为 FPD 就是使用无噪声 OSC_2X 倍频器的50MHz。  

如果输入时钟为30MHz 或更高、我们可以使用倍频器来获得更高的 FPD。

但是、倍频器会增加噪声。 我建议使用频率更高的输入时钟。

你好、松本山、

环路滤波器计算(找到 R 和 C)不涉及运算放大器的规格、但在 C 型滤波器中、需要增益(由 Ra 和 Rb 设置)。 也就是说、无论在 PLL Sim 中使用哪个运算放大器、您都将获得相同的 R 和 C 值。 要计算环路滤波器、PLL SIM 需要来自 PLL 的 Fpd、Kvco、Kpd (电荷泵增益)和 N；以及 C 型滤波器中的增益。  

要对相位噪声进行仿真、PLL Sim 需要知道运算放大器的噪声电压。 如果要在仿真中包含基准时钟的相位噪声、PLL Sim 需要知道基准时钟的频率和相位噪声。

因此、如果我们不 在仿真中包含基准时钟相位噪声、Fosc 和 PLL Sim 中的倍频器块就不重要。 只要 Fosc x (或/)乘法器= fpd、就可以放置任何内容。 例如、要使 Fpd = 125MHz、我们可以使 Fpd = 125 x 1、25 x 5、10 x 12.5或250/2。 在这些配置下、我们将获得相同的环路滤波器值。  

你好、松本山、

右侧、75M /2 x5 /2 = 75M x 1.25。  

要在仿真中包含基准时钟的相位噪声、您需要创建一个类似下面中示例的文本文件。 左列是偏移频率(以 Hz 为单位)。 右侧一列是相位噪声。

e2e.ti.com/.../120M.txt

在 PLL Sim 中、选择"Advanced Level"、以便您可以访问任何内容。

在 Phase Noise 选项卡中、点击 Load Data 按钮并选择文本文件。