This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] LMX2820EVM:使用10kHz -100MHz 偏移时的可怕积分相位噪声

Guru**** 2382630 points
Other Parts Discussed in Thread: LMX2820
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/1519758/lmx2820evm-terrible-integrated-phase-noise-using-10khz-100mhz-offset

器件型号:LMX2820EVM
主题:LMX2820中讨论的其他器件

工具/软件:

我刚开始 PLL 设计。 话虽如此、我使用 FSWP 相位噪声分析仪、使用 LMK61PDOA2评估板生成的100MHz 基准振荡器测试一组10GHz 至20GHz 范围内的5个频率、以驱动 LMX2820 EVM。 我使用单端配置、除了具有50欧姆端接的 RF_OUTN 外、还从参考中分流 OUTP、端接为50欧姆。 我将电源设置为3.3V、并运行 TICS PLL 寄存器写入控制器以设置所需的输出频率。 我在频谱分析仪上观察到信号以验证输出。  

然后、我使用.5% RBW 和10kHz 至100MHz 偏移频率运行相位噪声分析仪。 与数据表相比、这会产生绝对垃圾。

这就是我期望通过即插即用方式获得数据表中定义的相位噪声的评估板。 我的一些想法是改用差分系统、从而改进 CMRR、因此如果接地平面上存在一些热电压、那么它将消除这种情况。 然后在 Platinum 中整理以找到最佳配置。 但是、默认设置是否应该已经是最佳设置? Im 在较高频率下还观察到大量杂散。

如果我可以提供任何其他信息来帮助解决此问题、请告诉我。 谢谢!!

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Nicholas:  

    LMK61不是很好的时钟源来评估 LMX2820的性能、至少需要一个 Wenzel OCXO 或 SMA100B 信号发生器。  

    Vcc 上电后、您需要对所有寄存器进行编程以使其锁定。 之后、要更改输出频率、只需键入所需的频率、然后点击 Calibrate VCO 按钮。

    对于 VCO 倍频器输出频率、请确保在点击 Calibrate VCO 按钮之前已选中 DBLR_CAL_EN 位。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、感谢您的答复!

    除了我提到的 REF 外、我还尝试使用 SMB100B 以及 Rhode and Schwartz FSWP Sig Gen Output 作为我的 REF。 这并没有解决我的问题。 我没有锁定或更改输出频率的问题。 我已经在每次测试前进行了校准和校准。  

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    无 Wenzel OSC。 您是否推荐任何其他晶体。 我假设最小相位噪声建议来自 www.quanticwenzel.com/.../501-33920-Std-10M-Onyx-IV-12V-1x1x0.5.pdf  

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Nicholas:

    SMB100B 不如 SMA100B 好。  

    您可以尝试 Crystek CVHD 系列 VCXO。 根据仿真、该时钟源不应影响带内噪声。

    如果您看到10kHz 和100kHz 偏移之间的相位噪声凸点、则可以修改 C31。 通过将 C29更改为1µF、可以实现进一步的改进。