工具/软件：
我们使用具有 3.3V CMOS 输入和 1.8V CMOS 输出的 LMK00804BPWR。
电路图如下。
输入频率为 4kHz、但 1.8V 输出信号的高电平显示异常振荡、如下图所示。
但是、当我们将输入更改为 1.8V CMOS 时、输出变为正常。
鉴于此、问题可能是什么？ 我还断开了输出端的连接、现象保持一致、因此不会受到下游负载的影响。
下图显示了高电平振荡的局部放大视图。
尊敬的 Jwo：
这种行为当然是意料之外的。
我将其运用到实验室中、当我测试设置时发现了相同的问题（作为参考，我使用的输入频率为 9kHz，因为我们的信号发生器无法提供任何较低的频率）。
以下是原始配置下的输出波形 — 3.3Vpp 输入信号和输入电压、1.8V 输出电源：
我尝试将输入信号设置为 1.8Vpp、并获得了以下波形：
我通读了我们的一些文档、发现有更多关于 LVCMOS 输入的需要注意的事项。
LMK00804B 的 LVCMOS 输入不是典型的 CMOS 输入驱动器；相反、该设计遵循差分输入。 因此、输入的开关阈值遵循差分设计、而不是 CMOS 型设计。 这意味着、当内部正极引脚的高电压电平超过内部负引脚的电压电平时、LMK00804B 将产生方波。 在内部、负极引脚设置为~200mV、因此当 LMK00804B 的输入（或正极引脚的输入）高于 200mV 时、您将开始看到输出形式。 当输入超过 400mV 时、可以看到完整的方波摆幅。
我相信、上述特性与您极低的频率相结合、可以解释您所看到的问题。 LMK00804 是一款对输入压摆率非常敏感的器件。 如果压摆率不大于或等于 3 V/ns、则会出现意外行为。
我尝试使用 CLK 输入、在较低频率下获得了更大的成功。 我附件了 9MHz 输出信号的屏幕截图：
所有这些信息都不能解释为什么当您将输入摆幅从 3.3V 更改为 1.8V 时、输出信号会变得更干净、因此我会向设计人员传达这些问题。 同时：
1) 您是否可以探测 CLK_SEL 引脚以查看其行为？
2) 您是否可以修改电路板以通过 CLK 输入进行输入？
3) 你能测量输入信号的上升时间吗?
4) 你能告诉我,你在哪里,如何探测这些信号?
谢谢、
Michael
您好、Michael
1) 您是否可以探测 CLK_SEL 引脚以查看其行为？
CLK_SEL 保持低电平
2) 您是否可以修改电路板以通过 CLK 输入进行输入？
我尝试重新设计跳线以将信号输入到差分 CLK 输入端、输出信号现在看起来正常。
3) 你能测量输入信号的上升时间吗?
输入信号的上升时间约为 3.5ns。
4) 你能告诉我,你在哪里,如何探测这些信号?
CH1 通过短跳线测量 R2297、CH2 直接在 R254 引脚 1 处进行探头。
遗憾的是、我目前无法进行设计更改、因此无法将信号重新路由到差分时钟输入。
要解决这个问题、我是否只需要提高输入信号的压摆率？ 大于或等于 3 V/ns 的要求似乎有点严格。
谢谢
Thomas
