[参考译文] LMK04828：LMK04828 振荡器电路设计

尊敬的 Derek：  

感谢您的澄清。  

此外、快速查看 TI 时钟缓冲器 IC 解决方案、这些解决方案可用于以最少的设计元件满足外部源的时钟接口要求。  

请考虑 LMK 的单端交流耦合 LVCMOS 逻辑。  

此致、  

Garima R.  

尊敬的 Derek：  

根据 6 月 27 日的回复、如果 OSCIN 引脚的输入阻抗为 50E、则根据电气规则、这些引脚上的最大电流将超过 5mA、数据表中提到了绝对最大值表。  

Vmax = 2.4V、R = 50E、I = 48mA、(max)  

如果我们遗漏了一些信息、您能对此做出澄清吗？  

此致、  

Garima R.  

电流将流入分立式 50Ω 电阻器、而不是流入器件引脚、因为 OSCin 应是交流耦合的。 我提出了一种与数据表中图 27 类似的方案、只是在时钟源和 50Ω 布线之间使用一个 25Ω 串联电阻器来帮助匹配驱动器的源阻抗。

对先前遗漏缓冲区检查问题表示歉意。 鉴于建议的与串联源电阻器的端接可按原样应用于 LVCMOS 源、我认为不需要额外的时钟缓冲器器件来进行连接。

尊敬的 Derek：  

很抱歉晚回复。  

明白这里的意义、谢谢。  

我很好奇、为什么我们在设计中使用了重点介绍的电路？

首先、Y2 是 3.3V 逻辑、可以选择直流偏移电路 (R314)。  任何未来的应用是否有意需要该偏移？ 我们还需要将其添加到设计中吗？  

第二、R308 的用途是什么？  

此致、  

Garima R.  

我实际上不认识这个原理图、这是参考设计吗？

130Ω 和 82Ω 听起来像构成 LVPECL 终端的值 (3.3V * 82/(130+82)=关于 VCC - 2V；130 || 82 =关于 50Ω)。 我想知道是否打算用 0Ω 和 DNP R316 替换 R309 和 C239、以提供 LVPECL 直流端接 — 我知道在 LMK04828BEVM 上、我们允许使用 4 引脚和 6 引脚 VCXO 型号、可以针对 LVPECL 或 LVCMOS 样式组装 VCXO、因此在该电路板上可能做了类似的操作。 或者、OSCN 网可能连接到其他位置（例如非板载连接器）、应使用 R308 值组装 R316、具有 C239 和向后 DNP。

在任何情况下、对于单端 LVCMOS 耦合、我认为最终设计中都可以安全地省略 R314 和 R308。

尊敬的 Derek：  

感谢您的详细答复。  

以上快照来自 AFE7950EVK 设计。  

如您所述、似乎有 LVPECL 端接选项、因为网络不会连接到任何非板载连接器。  

此致、  

Garima R.  

申请参考 DC135A_AFE7900EVM 中的电路

上述电路的最后一个问题是、对于交流耦合、我们认为根据数据表的建议、单个 0.1uF 电容器就足够了、但在 EVM 中使用了两个 C239 和 C245。 此外、在中、EVM 时钟源自负引脚、C250 = 12pF 并联。  

此致、  

Garima R.  

这取决于源振荡器的直流输出电流容差、正如我之前提到的。 如果 SiTime 要求他们的振荡器能够处理来自所用电阻器的直流电流、我认为 C239 可以用导线代替而不会出现任何问题。 另一方面、如果 SiTime 说直流电流对于振荡器来说太大、则 C239 会在振荡器上没有直流负载的情况下产生适当的分压。

C250 我不确定。 我认为它旨在去除一些高频 CMOS 成分、因为它将杂散注入 PFD。 这可能取决于压摆率和驱动器。 我看到许多设计完全省略了它、包括使用 CMOS 振荡器。 也许应保留焊盘但 DNP、除非您看到可能与输入基准相关的杂散？

在 OSCin_P 或 OSCin_N 上提供输入时只是为了方便布局 — EVM 上 VCXO 使用的封装尺寸转角通常是 CMOS 振荡器的输出、转角与 OSCin_N 对齐 此外、如果在 EVM 上将 VCXO 替换为差分信号、则可以方便地将中间引脚布线到 OSCin_P 您可以为自己的 CMOS 振荡器选择所需的任何一个、除了 OSCin 处的 180°相位变化之外、它对环路稳定性或相位噪声没有影响。