[参考译文] LMK05318：同步 E 硬件连接了解和参考

尊敬的 Jennifer：

感谢您的快速答复。

终端应用是数据采集系统。
IEE1588 PTP 或 1PPS 锁定的使用目前尚待确定。

我尝试使用此 链接中提到的 LMK05318 映射具有图 3 频率同步的通用方框图 、我有以下问题：

• 您能否提供更多详细信息、使用 LMK05318 实现频率同步中的“链接“指的是什么？
• SYNC E 反馈时钟将为 25MHz。 请确认。
• Sync E 时钟和 Sync E + PTP 时钟将连接到哪里？

此外、我尝试映射引脚排列级别的一般图、以更好地了解我们的连接、并希望确认我对以下几点的了解：

• LMK05318B 的哪个引脚将作为同步 E 反馈时钟连接到 DP83869HM 的哪个引脚？
• 将为同步 E 恢复时钟连接哪些引脚？
• LMK05318B 的时钟输入和输出根据引脚排列是差分的。 不过、根据我的理解、我们将提供单端输入和输出。 在这种情况下、我们能否将差分对的负极引脚连接到 GND 或使其保持 NC？
• 建议为 LMK05318B 输入使用哪个振荡器？ TCXO 或 OCXO？
• 由于我们已经使用网络同步器、因此使用 IEEE1588 PTP/1PPS 锁定的额外优势是什么？ 如果你能把一些光照在上面就好了。
• 我在 LMK05318B 的数据表中看到、它支持不同类型的输入和输出时钟。 我们是否需要处理任何问题？

我正在查找处理器、PHY 和网络同步器的引脚级接口详细信息。 如果您能提供这种解决方案、那将会非常有用、这有助于我们实现相同的设计。

此致、
Sahil Nayak

尊敬的 Sahil：

1. 我没有写文档、它有点旧。 我不确定作者在该图中使用“链接“的意图是什么。 但是、我认为它们的目的是展示 PHY 和网络同步器之间的通用连接（不是实际的有线连接）、这表示两个器件之间的“链路“。
2. 是的、SyncE 通常为 25MHz 或 156.25MHz。
3. SyncE 连接到基准时钟引脚 (PRIREF 或 SECREF)。 对于 1588 PTP、没有一个恢复时钟馈送到 PRIREF 或 SECREF 引脚。 而是应用 PTP 以进行 DPLL DCO 校正、这些校正可以通过引脚 (GPIO2 和 STATUS1) 或软件控制。 有关这方面的更多详细信息、请参阅数据表。
4. 请参阅#3、LMK05318B 为 DP83869HM 生成时钟。 在 DP83869HM 数据表中、XI 引脚是 25MHz 输入。
   
   1. 
5. 有关单端引脚设置的建议、请参阅 LMK05318B-Q1 数据表：
   1. 
6. TCXO 或 OCXO 的决策取决于您的保持要求。 对于大多数 SyncE 应用、TCXO 就足够了。
7. 当然、您链接的应用手册有助于总结为何使用 SyncE + PTP：
   1. 
   2. SyncE 提供频率同步、而 IEEE 1588 PTP 提供时间/相位同步。 PTP 相位通常来自高度精确的主控或 GNSS 时钟。 该相位信息在节点之间传输、并由 FPGA 或 ASIC 等逻辑器件内的 PTP 协议栈解释。 然后、逻辑器件向 LMK05318B 器件发送必要的相位调整（I2C/SPI 或 GPIO 控制）、以校正网络同步器的相位。 PTP 用于需要在网络中保持精确计时的场合。 如果不需要精确的计时、那么在保持相同的相域无关紧要且所有重要事项都是保持相同的频域的情况下、“仅限 SyncE“就足够了。
8. “我们需要照顾什么?“
   1. 您能澄清一下您的问题吗？ 输入和输出取决于输入驱动器和输出接收器规格。 例如、 数据表中 DP83869HM 规定了需要 25MHz 单端输入。 这意味着 DP83869HM 的输入需要 LMK05318B LVCMOS 输出。
9. “我正在查找处理器、PHY 和网络同步器之间的引脚级接口详细信息。 如果您能提供这款产品、将会非常有用、这有助于我们设计出相同的产品。“
   1. 目前我们还没有这样详细的信息。 如果您在设计过程中还有其他问题、请继续发布 e2e 帖子。 我建议您查看每个器件的 EVM 原理图、以帮助您更好地理解。

此致、

Jennifer

尊敬的 Jennifer：

感谢您的详细答复。

请在下面找到我的内联回复：

1. 我没有写文档、它有点旧。 我不确定作者在该图中使用“链接“的意图是什么。 但是、我认为它们的目的是展示 PHY 和网络同步器之间的通用连接（不是实际的有线连接）、这表示两个器件之间的“链路“。

[Sahil]：理解。

1. 是的、SyncE 通常为 25MHz 或 156.25MHz。

[Sahil]：理解。 如何确定 SyncE 频率？

1. SyncE 连接到基准时钟引脚 (PRIREF 或 SECREF)。 对于 1588 PTP、没有一个恢复时钟馈送到 PRIREF 或 SECREF 引脚。 而是应用 PTP 以进行 DPLL DCO 校正、这些校正可以通过引脚 (GPIO2 和 STATUS1) 或软件控制。 有关这方面的更多详细信息、请参阅数据表。

[Sahil]： 我们希望实现 SyncE、而不需要非常精确的计时。 所以、我认为我们不需要 PTP。 如果我们需要添加 PTP 支持、是否需要任何硬件连接、或者它是否完全由软件实现？ 请确认我的理解。

1. 请参阅#3、LMK05318B 为 DP83869HM 生成时钟。 在 DP83869HM 数据表中、XI 引脚是 25MHz 输入。
   
   1. 

1. 有关单端引脚设置的建议、请参阅 LMK05318B-Q1 数据表：
   1. 

[Sahil]：同一逻辑是否也适用于输出差分时钟？

1. TCXO 或 OCXO 的决策取决于您的保持要求。 对于大多数 SyncE 应用、TCXO 就足够了。

[Sahil]：理解。 选择 TCXO 的容差要求是什么？

1. 当然、您链接的应用手册有助于总结为何使用 SyncE + PTP：
   1. 
   2. SyncE 提供频率同步、而 IEEE 1588 PTP 提供时间/相位同步。 PTP 相位通常来自高度精确的主控或 GNSS 时钟。 该相位信息在节点之间传输、并由 FPGA 或 ASIC 等逻辑器件内的 PTP 协议栈解释。 然后、逻辑器件向 LMK05318B 器件发送必要的相位调整（I2C/SPI 或 GPIO 控制）、以校正网络同步器的相位。 PTP 用于需要在网络中保持精确计时的场合。 如果不需要精确的计时、那么在保持相同的相域无关紧要且所有重要事项都是保持相同的频域的情况下、“仅限 SyncE“就足够了。
2. “我们需要照顾什么?“
   1. 您能澄清一下您的问题吗？ 输入和输出取决于输入驱动器和输出接收器规格。 例如、 数据表中 DP83869HM 规定了需要 25MHz 单端输入。 这意味着 DP83869HM 的输入需要 LMK05318B LVCMOS 输出。
3. “我正在查找处理器、PHY 和网络同步器之间的引脚级接口详细信息。 如果您能提供这款产品、将会非常有用、这有助于我们设计出相同的产品。“
   1. 目前我们还没有这样详细的信息。 如果您在设计过程中还有其他问题、请继续发布 e2e 帖子。 我建议您查看每个器件的 EVM 原理图、以帮助您更好地理解。

[Sahil]：请分享 EVM 的原理图链接。

除此之外、我还 附上了一个引脚级 SyncE 方框图、其中包含为 SyncE 所需进行的连接。  我们将在电路板上有 2 个 RJ45 端口、并希望实现 SyncE。 请查看连接并 告诉我这是否正确或需要添加任何其他内容。

此致、
Sahil Nayak

e2e.ti.com/.../SyncE-Block-Diagram.pdf

尊敬的 Sahil：

1. SyncE 频率由应用需求或接收器/驱动器要求决定。 例如、DP83869HM 会接收 25MHz (SyncE) 时钟而不接收其他频率、因此您必须选择 25MHz 作为输出频率。
2. 关于稍后使用 PTP、如果您更喜欢通过软件进行 DCO 调整、则 GPIO 控制不是必需的、您只需要确保 I2C/SPI 总线连接到主机器件、并将反馈关闭路由回主机、以便 PTP 协议栈知道要进行多少校正。
3. “ 同一逻辑是否也适用于输出差分时钟？ “
   1. 对于差分时钟、请参阅 9.3.12 时钟输出 (OUTx_P/N) 和 9.3.14 时钟输出连接和端接 很重要。
4. “ 选择 TCXO 的容差要求是什么？ “
   1. 请参阅 SyncE 规范（例如 ITU-T G.8262）、该规范规定了 4.6ppm 的精度。 这意味着 TCXO 和 PRIREF/SECREF 输入的偏差不应超过 4.6ppm。 网络同步器输出的精度取决于 DPLL 锁定时的 PRIREF/SECREF 输入、以及 DPLL 解锁时的 XO/TCXO/OCXO 输入。
5. 您可以在每个产品页面的“技术文档“或“设计与开发“部分找到相关的原理图。
   1. 
   2. https://www.ti.com/lit/pdf/snau253
   3. https://www.ti.com/product/DP83869HM#design-development 和 https://www.ti.com/lit/pdf/snlu237
   4. https://www.ti.com/tool/SK-AM62B-P1#design-files

此致、

Jennifer

尊敬的 Jennifer：

感谢您提供详细信息。

您是否有机会查看我在 上一个回复中随附的连接方框图？
 请再次附加到此处以供参考。  

e2e.ti.com/.../8802.SyncE-Block-Diagram.pdf

哦、对了、我想问您是否可以将 PDF 导出为“横向“模式。 这是一个有点难跟随作为两页（裁剪）。

谢谢您、

Jennifer

尊敬的 Jennifer：

请参阅随附的连接方框图 PDF。

e2e.ti.com/.../SyncE-Block-Diagram.drawio.pdf

尊敬的 Sahil：

谢谢、这个图要好得多。 请允许我用几天时间检查并确认与其他团队（ePHY 和 CPU、我只是 LMK05318B 的时钟侧）的连接。 我下周一早就会回来。

此致、

Jennifer

尊敬的 Sahil：

问题：您计划将哪个器件型号用于 AM62x？ 是 AM625 吗？

此致、

Jennifer

尊敬的 Jennifer：

我们计划使用 AM6252/AM6254 凭据。

尊敬的 Jennifer：

感谢您的确认和建议。

1.关于第 1 点、如果我们想要 1Gbps 速度、恢复时钟的频率应该是多少？ 25MHz 或 125MHz？

2.另外,在 您所附的方框图中,我可以看到之间的连接 OUTy 网络同步器和的 PIN 十一 处理器的针脚 (SyncE 反馈的 25MHz)。 您能解释一下这种联系的重要性吗？  处理器的 XI 引脚指什么？

此致、
Sahil Nayak

尊敬的 Sahil：

1. 我将再次与 ePHY 团队核实这一点。 根据我的理解、使用 25MHz 还是 125MHz 无关紧要、因为恢复的 SyncE 时钟正在传输 十分之一 调整的 、即、 频率精度 。 无论是 25MHz 还是 125MHz、都可以传达相同的频率精度。
2. 啊、我想放“MCU_OSC0_XI"。“。 以下是更正后的图：

此致、

Jennifer

我确认、从 PHY 的角度来看、25MHz 或 125MHz 到网络同步器无关紧要。 重要的是、同步器的输入频率是 SyncE 恢复时钟源、并且同步器生成 25MHz 作为 PHY 时钟输入 (XI) 的频率。

尊敬的 Jennifer：

已注意。 感谢您提供详细信息。

最后、请确认更新后的方框图。 我已根据您的建议对其进行了更新。
如果仍然缺少一些内容、请告诉我。

此致、
Sahil Nayak

e2e.ti.com/.../SyncE-Block-Diagram_2D00_Updated.pdf

尊敬的 Jennifer：

感谢您的确认和支持。

原理图准备就绪后、我将发布一个新主题以供审阅。

此致、
Sahil Nayak

尊敬的 Jennifer：

我还有一个问题。

根据 我共享的 SyncE 方框图、网络同步器的 OUT6_P 将连接到 PHY 的 XI 引脚。 我们希望其在 3.3V 电压下运行、因为我们将在 3.3V 电压下运行 PHY。 那么、是否可以在 OUT6_P 上生成 3.3V LVCMOS 时钟？