请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：LMKDB1108工具/软件：
您好：
我有一个使用 LMKDB1108 作为缓冲器和时钟监控器的设计。 时钟通过外部设备实现设计。 有一个板载微控制器负责配置 和控制缓冲器（除其他外）。
从数据表中：
8.3.2.3 PWRGD 置为有效
器件上电后、PWRGD 引脚第一次从低电平到高电平转换可能会在输入时钟运行时发生、
悬空、低电平/低电平或拉至 VDD。 仅当 PWRGD 引脚从低电平拉至时、上电序列才会启动
当输入时钟有效时为高电平。
如果在输入时钟无效时将 PWRGD 引脚从低电平拉至高电平、则不会执行上电序列
输出保持低电平/低电平。
我的问题是：
-在 上电序列完成之前,芯片响应 i2c 通信, LOS#报告有效时钟。
-由于电缆被拔下、损坏或时钟未运行。 我不知道上电序列是否完成。
-我看不到 LMKDB1108 中 记录的任何状态位表示 上电序列成功完成。
-设计剂量没有任何其他时钟监控功能,我们正指望 LMKDB1108 提供此功能。
因此、微控制器无法 区分 LMKDB1108 以良好的时钟启动而 LMKDB1108 无法完成上电序列的条件。
我缺少什么吗？
谢谢你
链接
