工具/软件：
尊敬的 Texas Instruments 支持团队：
我目前正在开发一款包含的高性能时钟解决方案 LMK05318B 抖动清除器和时钟发生器一样简单。 我们正在使用评估此器件 LMK05318BEVM 评估模块、到目前为止的结果非常有希望。
为了确保在我们的定制设计中实现出色的布局和低抖动性能、我们希望 请参阅原始的 Gerber 文件或 PCB 布局 参考 LMK05318BEVM 板的设计、作为差分时钟信号布局、阻抗控制、去耦和布线方面的最佳实践。
我们了解这些文件可能不会公开提供；但是、如果可能、我们愿意签署 保密协议 (NDA) 仅 用于内部使用和布局指南。
您能告诉我们获取 LMK05318BEVM 的 Gerber 或 Altium 文件的流程或要求吗？
非常感谢您的支持。
此致、
尊敬的 Akshay：
LMK05318B 可在 30 –100MHz 内与 OCXO 配合使用（通过 XO 引脚提供 APLL 基准）。 当输入基准变为有效（PRIREF/SECREF 引脚）时、器件可以通过 DPLL 同步到这些时钟。 为了在 DPLL 模式下工作、OCXO 频率需要与 BAW VCO1 2500MHz 具有非整数关系。 例如：12.8MHz、19.2MHz、48MHz、38.88MHz 等
基准输入噪声对近端抖动区域中的输出产生影响。 典型的抖动区域为 12kHz –20MHz。 XO (OCXO/TCXO) 在<10kHz 以下占主导地位、REF 噪声在~<100Hz 以下占主导地位、具体取决于 APLL 和 DPLL LBW、也可以对其进行优化以缩小范围、从而可能滤除输入噪声。
-莱利
因此、您需要 LMK05318B 为 LMX2595 提供输入时钟、而不是使用 OCXO CVHD950？
LMK05318B 可以在这里工作。 LMK05318B 可通过 DPLL 模式（使用 PRIREF/SECREF 输入）同步到 10MHz、但为了使用 DPLL 模式、您需要选择与 BAW VCO1 2500MHz 具有非整数关系的 XO 输入 (XO/TCXO/OCXO)、如上所建议。
在没有 10MHz 输入的情况下、LMK05318B 保持保持保持状态、保持的长期稳定性取决于所使用的 XO (OCXO > TCXO > XO)。 当 10MHz 恢复有效时、器件继续同步至 10MHz。
-莱利
尊敬的 Akshay：
使用哪种 XO 或 OCXO 来获得这些结果？
在评估板上、它是 TCXO 48.0048MHz。 我们记录的相位噪声通常在 XO 作为信号发生器 SMA100B 时获取、以便仅显示 LMK05318B 相位噪声。 对于实际的 XO/TCXO/OCXO、它会在<10kHz 的近端区域产生噪声。
是否可以使用具有上述配置的分频器作为四个不同 LMX2595 的参考来生成 4 个不同的频率？
从技术上讲、可以。 但这取决于这些频率有多少个域。 由于该器件有 2 个 VCO、因此我们最多可以生成 2 个域。 所需的频率是多少？ 他们是否都需要通过 DPLL 参考 10MHz？ 我可以查看是否有使用 TCXO 获取的数据。
另一个问题是外部 10MHz 可能长时间不存在、并且在应用中相位噪声至关重要、因此在长时间保持模式下、无需外部 10MHz 即可保持相位噪声、如果没有、您能建议任何 XO/quote 器件在板载 10MHz 上具有第二优先级、以便自动切换到？[/OCXO]在没有 10MHz 输入的情况 下、器件会进入保持模式、允许输出时钟继续运行而不会发生重大中断。 例如、如果 XO 为–1ppm、而 REF 10MHz 为 0ppm。 启动时、输出时钟为–1ppm、因为它引用了 XO。 当器件锁定至 10MHz 时、输出为 0ppm。 当 REF 10MHz 丢失时、器件进入保持状态、输出会根据 DPLL 锁定期间累积的历史记录保持 0ppm 的 ppm 误差。 在长时间保持模式下、它可能会漂移出 0ppm、具体取决于所使用的 XO/TCXO/OCXO 的贴片图。 当 REF 10MHz 恢复有效时、器件存在保持模式、并开始锁定到 REF 10MHz（输入出现 ppm 误差）。
您还可以使用 XO/OCXO/TCXO 至 SECREF（假设第一个 10MHz 是 PRIREF）。 当 PRIREF 丢失且 SECREF 有效时、器件会执行无中断切换、允许输出继续运行而不 改变相位（相位抵消）或逐渐迁移到新相位（相位转换控制）。
-莱利
感谢您的及时答复。
基准频率将根据杂散性能决定。
为了获得更好的可视化效果、请参阅随附的系统部分图像。 上变频后所需杂散低于–75dBc、下图中未显示混频器或上/下模块。 
尽管 lmx2595 的输入基准写为 30 –100MHz、但我们必须执行最低杂散的迭代、它将从 20MHz 开始。 大多数情况下、它应该介于 20 –40MHz 之间、这是我通过 lmx2595 数据表中给出的公式观察到的。 你可以建议,如果你有任何更好的想法相同。
由于 TI 使用的是信号发生器、我想就 10MHz 外部和 48.004MHz XO/OCXO 的器件型号提供建议。
尊敬的 Akshay：
这是 使用 TXC TCXO 48MHz 和 48.0048MHz（APLL 模式）获取的 50MHz 和 100MHz。 48MHz TCXO 对输出相位噪声提供的杂散较小。
我没有使用 DPLL 进行测试的 OCXO 10MHz。 但下面是从信号发生器到 PRIREF 的 TXC TCXO 48.0048MHz 和 10MHz 的 100MHz 相位噪声、以显示 PRIREF 产生的近端区域 — 该区域通过 DPLL LBW 进行了优化。 此数据是在 100Hz DPLL LBW 下测得。 DPLL LBW 越小、输入噪声将被滤除。
使用的 TXC TCXO：48MHz - 7N48071001、48.0048MHz - 8W48070002
您可以查看的一些 OCXO：TXC OCXO OG48070101 (48MHz)、rakon Mercury+系列
-莱利
尊敬的 Akshay：
NDK TCXO NT5032BD ENA5943A
Epson TCXO TG-5510CA 80N 080N39FT
我建议在 48MHz 上为 XO 输入使用通用输入源（信号发生器）进行测试、以确保 LMK05318B 已正确配置、并且输出满足需求、然后再购买 TCXO 进行进一步测试。
您需要设置 XO = 48MHz、将输出设置为 100MHz 并计算频率计划。
设置对 10MHz 和运行脚本的引用。 目前没有 PRIREF/SECREF 输入是可以的、器件将不会验证输入、因此 DPLL 不会尝试锁定。
执行写入所有寄存器和软复位芯片、然后检查器件状态。 突出显示的位应如所示以确认 APLL 模式锁定、并且输出频率正确。
此致、
Riley
您好、Riley、
根据您的建议、我们进行了测试、当从 LMK 使用基准时、在 LMX2595 输出中观察到降级。 我们已经为上述 OCXO 下了订单、因为您说板载 OCXO 可能用处不大。 我们使用 板载默认 XO 和您提到的 TICSpro 设置进行了测试。
以下是该设置的迭代结果、
外部独立 OCXO crystek CVHD 950、具有 LMX2595 设置的 100MHz OCXO、
可以在 108dBc 处观察到 10KHz 偏移处的相位噪声
具有 LMX2595 设置的 LMK05318
上面的相位噪声如下所示。 在 10kHz 时、它为 100dBc/Hz
还随附了 TICSpro 文件以供您参考。 如果您在 TICSpro 文件中发现错误、我会要求您发送该文件、因为您已经看到了结果。 如果您能共享 TICSpro 的外部 XO 测试设置文件、这样我们也可以使用作为 XO 的信号发生器来验证结果、也会很有帮助。
此外、欢迎您对此设置提供进一步的建议、以实现所需的结果。 在 10kHz 偏移时、我们的目标是大约 108dBc。
