• 状态 Resolved
  • 已锁定 已锁定
  • 回复 5 回复
  • 订户 0 订户
  • 视图 282 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] LMK00804B-Q1：用作单端时 CLK_P 引脚的输入信号要求

admin
Guru**** 2931100 points

Other Parts Discussed in Thread: LMK00804B-Q1, LMK1C1104A, LMK1C1104

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/1578246/lmk00804b-q1-input-signal-requirement-for-clk_p-pin-when-used-as-single-ended

器件型号：LMK00804B-Q1
主题中讨论的其他器件： LMK1C1104A、 LMK1C1104

尊敬的专家：

我们的客户 想确认可以在 LMK00804B-Q1 的 CLK_P 单端输入 1.8V 时钟信号、如下所示：

image.png

谢谢你。

此致、
阿奇·A·

  • 0
    TI__Guru**** 2931100 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    尊敬的 Archie：  
    请使用 LMK1C1104A、这是 适用于 1PPS 扇出应用的异步器件。  

    此致、  

    Vicente  

  • 0
    TI__Guru**** 2931100 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    你好、Vicente、

    谢谢你。

    输入为 1PPS 1V8 信号、输出为 1PPS 3V3 信号。  要求如下：


    您能否确认 LMK1C1104A 是否可用于此目的？  或建议合适的器件。

    73、
    阿奇·A·

  • 0
    TI__Guru**** 2931100 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    尊敬的 Archie：  
    是、LMK1C1104A 更适合此用途。  

    此致、  

    Vicente  

  • 0
    TI__Guru**** 2931100 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    你好、Vicente、

    客户回复：

    根据我的要求、我需要提供 3.3V 1PPS 信号、并且我的输入是 1V8 1PPS、因此在这种情况下。 我的 VDD 应该是什么？

    感谢您的指导。

    此致、
    阿奇·A·

    客户可以继续开机自检。

  • 0
    TI__Guru**** 2931100 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    尊敬的 Archie：  
    鉴于您要将 1.8V 1PPS 信号电平转换为 3.3V 1PPS 信号、我们需要在 3.3V VDD 下运行时考虑 LMK1C1104 的输入时钟要求。  

    VIH = 0.7 * 3.3 = 2.31V
    VIL = 0.3 * 3.3 = 0.99V

    这意味着 VID 最小值必须为 1.32Vpp（1.8Vpp 1PPS 信号满足此要求）  

    问题归结为 1.8V 1PPS 信号无法满足 VIH。  
    正常工作的唯一方法是、您需要进行交流耦并将其重新偏置到 Vih/2 (1.65/2)、以满足 VDD 的要求。

    我们知道 1.8Vpp 信号的振幅为 0.9V  
    因此、1.65 (VCM)+(0.9)= 2.55V、因此 VIH 现在= 2.55V  
    VIL = 1.65 (VCM)- 0.9V =.75V  

    在这两种情况下、现在都满足 VIH、VIL。  

    此致、  

    Vicente