[参考译文] LMK04808：LMK04808B 输出时钟不正确

admin

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/1592182/lmk04808-lmk04808b-output-clock-not-correct

器件型号： LMK04808

您好、

我们正在使用 LMK04808B 生成 1G 和 500m、配置输出时钟为 1.07G 后、您能帮助查看我们的寄存器和环过滤器 2 值吗？我尝试了另一个环 filter2：（C1=15pF、C2=6.8nF、R2=560 Ω）、没有区别、这里是我们的配置和原理图。

R0 (INIT)  0x80160140
R0  0x00140060
R1  0x801400C1
R2  0x80140062
R3  0x80140043
R4  0x80140144
R5  0x80140145
R6  0x01010006
R7  0x01010007
R8  0x04010008
R9  0x5555549
R10  0x9102410A
R11  0x3401102B
R12  0x1B0C006C
R13  0x2302820D
R14  0x0200000E
R15  0x8000800F
R16  0xC1550410
R24  0x00000058
R25  0x02C9C419
0xAR26 FA8001A
R27  0x1000051B
R28  0x0010051C
R29  0x0080051D
R30  0x010003DE
R31  0x001F001F

谢谢

Bruce

3 个月前

0 admin 3 个月前

TI__Guru**** 2666105 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

我注意到、当实际 N 值为 30 时、PLL2_N_CAL 值设置为 40。请尝试将 PLL2_N_CAL 设置为 30、而不是 40。

PLL2 具有针对集成 VCO 的校准过程、可通过写入 PLL2_N 的值来触发该过程校准过程的标称中心是 VCO 调谐电压、以便器件在温度变化时保持锁定。由于器件可能会将信号从输出反馈回 PLL2_N 分频器、并且输出可能会通过 SYNC 事件保持复位状态、因此触发校准例程会暂时将 PLL2_N 的值替换为 PLL2_N_CAL 的值、并激活预分频器和 N 分频器路径而不是任何反馈路径。如果 PLL2_N_CAL 未正确设置、使得 VCO_FREQ /(PLL2_P * PLL2_N_CAL)= PLL2_PFD_FREQ、则校准可能会失败、并且 VCO 可能无法调谐到正确的频带、以使其能够在所需的参考频率下实现锁定。