This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/1595648/tpl5110-q1-question-about-delay-m_drv
器件型号： TPL5110-Q1
您好、专家
我在数据表中看到了以下词语。 我对“在接下来的 10 毫秒内“有一些担忧。
您是否标记了 10ms 在以下时序中的位置？
谢谢
尊敬的 Jay：
在 DRV 被置为低电平之前再经过 10ms。 也就是说、DRV 在最大 TM_DRV + 10ms 时变为低电平。
嗨、Noel
感谢您的答复
