器件型号: LMK5B33216EVM
您好:
我们在跨通道对同步时遇到问题、我们想知道是否错误地设置了 TICSPro/寄存器配置设置。
更具体地说、我们的目标是将输出通道 10、11、12 上的脉冲与输入 sysref 触发器同步(使用 GPIO 0 和软件尝试触发器)。
根据当前的配置、在确定线路范围时、我们可以得到 10 和 11 来保持一致、但与其他 2 个输出相比、12 似乎发生了漂移。
附件是我们当前器件配置。
谢谢您、
Tom
This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
器件型号: LMK5B33216EVM
您好:
我们在跨通道对同步时遇到问题、我们想知道是否错误地设置了 TICSPro/寄存器配置设置。
更具体地说、我们的目标是将输出通道 10、11、12 上的脉冲与输入 sysref 触发器同步(使用 GPIO 0 和软件尝试触发器)。
根据当前的配置、在确定线路范围时、我们可以得到 10 和 11 来保持一致、但与其他 2 个输出相比、12 似乎发生了漂移。
附件是我们当前器件配置。
谢谢您、
Tom
当然。 请参阅以下内容。
所有捕获都使用包络模式、因此它是多次 syref 触发尝试的组合结果。
输出 10 =黄色、输出 11 =蓝色、通过发送多个系统参考触发器进行包络捕获、看起来大多数情况下都是对齐的。

输出 10 =黄色、输出 12 =蓝色、通过发送多个系统参考触发器进行包络捕获、输出 12 似乎不会一直出现错位、它将在连续的系统参考触发器上跳转

OUT 10 =黄色、OUT 12 =蓝色、包络捕获、无模拟延迟

谢谢、
Tom
您好、Tom、
我检查了 OUT12 时钟、与 OUT10-11 相比、同步时它会出现相位差。 这是因为我们使用 PLL3_PRI_DIV = 1 并将 CHDIV 绕过到 SYSREF、而 SYSREF 路径的输入最大频率为 1.25GHz。

尝试更改 OUT_x_y_CH_DIV = 5 和 OUT_x_y_SR_DIV = 2、以便在 OUT10-11-12 上使用 OUT_x_y_SR_CH_DIV_BYPASS = CHDIV 实现 SYSREF 时钟
这会使 OUT13 变为 500MHz、因此您可能想要更改 OUT14 分频器以获得 250MHz。

希望这有所帮助。
此致、
Riley