[参考译文] LMK04832：LMK04832 锁定问题（由于 VCXO）&#39；s 谐波？

尊敬的 BH：

这些谐波不应导致失锁。 您能否提供寄存器配置？  

谢谢、

Michael

您好、Michael

作为参考、当我们在主板上使用 Crystek 产品替换 Qtech 设备并对其进行测试时、LMK04832 能够顺利锁定。
下面提供了寄存器设置。

谢谢你。

0000 90
0000 10.
0002 00
0003 06
0004 D1
0005 63
0006 50
000c 51.
000d 04
0100 13
0101 0A
0102 10.
0103 40
0104 00
0105 00
0106 01.
0107 11.
0108 13
0109 0A.
010A 10.
010b 40
010C 20
010D 20
010E 01.
010F 41.
0110 13
0111 0A
0112 10.
0113 40
0114 10.
0115 00
0116 01.
0117 11.
0118 13
0119 0A.
011A 10.
011B 40
011C 20
011D 20
011E 01.
011F 11.
0120 13
0121 0A.
0122 10.
0123 40
0124 10.
0125 00
0126 01.
0127 41.
0128 13
0129 0A.
012A 10.
012B 40
012C 10.
012D 00
012E 01.
012F 11.
0130 13
0131 0A
0132 10.
0133 40
0134 20
0135 20
0136 01.
0137 11.
0138 11.
0139 00
013A 00
013B 98
013C 00
013D 08
013E 03.
013F 07
0140 03.
0141 00
0142 00
0143 01.
0144 FF
0145 00
0146 1A
0147 1A
0148 02.
0149 42
014A 33
014B 06
014C 00
014D 00
014E C0
014F 7F
0150 01.
0151 02.
0152 00
0153 00
0154 7D
0155 00
0156 7D
0157 00
0158 96
0159 06
015A 00
015B D4
015C 20
015D 00
015E 1e.
015F 0B
0160 00
0161 0F
0162 8C.
0163 00
0164 00
0165 0C
0169 58
016A 20
016B 00
016C 00
016D 00
016E 13
0173 10.
0177 00
0182 00
0183 00
0166 00
0167 00
0168 4C
0555 00

尊敬的 BH：

您能否提供有关 Qtech VCXO 的更多信息？ 鉴于您的配置锁定了 Crystek VCXO、它似乎与 Qtech 谐波水平相关。

Qtech 122.88MHz VCXO 在 1/2、3/2 和 4/2 频率下分别表现出大约–28dBc、–30dBc 和–40dBc 的谐波。[/报价]

1/2 和 3/2 谐波看起来特别高、尤其是在这些失调电压应该达到的情况下。 此器件未指定允许的最大谐波电平。  

您是否还可以.txt 或.tcs 文件形式提供您的寄存器配置？

谢谢、

Michael

您好、Michael

Crystek 和 Q-Tech 器件的寄存器配置相同。
根据 Q-Tech 数据表、谐波和次谐波的最大电平规定为−20dBc。

谢谢你。

尊敬的 BH：

PLL2 是否存在锁定问题？

谢谢、

Michael

您好、Michael

否、这是 PLL1 锁定问题

PLL2 锁定正常。

抱歉、上面的 TICS Pro 捕获数据不正确。

我重新附上了下图。

额外的图是 VCXO 输出。 如您所知、正弦波的峰值电平由于频率为 1/2 而有所不同。

谢谢你。

尊敬的 BH：

有趣 — 似乎问题可能出在第一个循环的配置中。 与 VCXO 的高谐波配合使用时、PFD 频率会引入相位噪声损失、可能是问题所在。  

您可以尝试更高的 CP1 设置吗？ 您可以尝试 1050uA、而不是 450uA。

谢谢、

Michael

您好、Michael

我们已经尝试更改 PLL1_CP_GAIN。 它没有任何变化。

如您所知、 目前 10MHz 参考值除以 PLL1 R 分频器 (R = 125) 到 0.08MHz、Q-Tech VCXO 除以 N = 1536、从而在 PLL1 产生 0.08MHz PFD 频率。

相位检测器频率非常低。

仅用于测试。 我们将参考 10MHz 更改为 10.24MHz。 因此、我们可以将 相位检测器频率从 0.08MHz 更改为 10.24MHz (10.24 是 122.88 的 1/12)。

测试结果显示已启用锁定检测信号。  遗憾的是、我们无法更改参考频率。

我认为谐波导致的显著正弦波失真会引入过多的相位误差、从而可能超过 PLL1_WND_SIZE（最大 43ns）、尤其是在低相位检测器频率下工作时。

您对此有何看法？

谢谢你。

尊敬的 BH：

当基准为 10.24MHz 时、您能否验证 PLL1 是否使用 1.024MHz FPD 锁定？

Qtech VCXO 数据表是否在线提供？ 我特别想了解 VTUNE 或 Vcont 引脚的输入阻抗。  

尊敬的 Noel Fung

实际上、我们测试了 R 分频器值何时为 1 (10.24MHz Fpd)、4、6 (1.7MHz Fpd)、8 (1.28MHz Fpd) 等

PLL1 使用 1.706666667MHz FPD 锁定。

但 PLL1 未锁定为 1.28MHz FPD 或更少的 FPD。

您可能找不到 Qtech VCXO 数据表。

在我拥有的数据表中、没有有关 VTUNE 或 Vcont 引脚输入阻抗的信息。

谢谢你。