• 状态
  • 已锁定 已锁定
  • 回复 7 回复
  • 订户 0 订户
  • 视图 34 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] LMK5B12204：LMK5B12204–输出相位同步到 SECREF 和静音行为

admin
Guru**** 2777545 points

Other Parts Discussed in Thread: LMK5B12204, LMK5B33216

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/1613904/lmk5b12204-lmk5b12204-output-phase-sync-to-secref-and-mute-behavior

器件型号： LMK5B12204
Thread 中讨论的其他器件： LMK5B33216

您好：

我正在使用 LMK5B12204 通过 μ I²C 手动配置（运行时无 TICS Pro）。
我会将我的寄存器配置附加到附件中。

消息

  • SECREF 是优先级基准

  • SECREF 频率：187.5MHz

  • 启用 4 个时钟输出

  • 使用 FPGA ILA 观察到的时钟行为（不是相位精确，但显示了相对行为）

    image.png

1) 输出 SYNC 至 SECREF

我启用了 SYNC 标志、以便所有时钟输出都应与 SECREF 相位对齐。

  • 禁用 SYNC 时、→输出看起来正常

image.png

  • 启用同步后、→输出显示为损坏/不稳定（请参阅 ILA 屏幕截图）

image.png

image.png

问题

  • 为什么启用同步会使输出中断？

  • 启用 SYNC 时是否有额外的要求？

  • 使用 LMK5B12204 使所有输出都相位对齐到 SECREF 是现实的吗？

  • 这种重启之间的相位对齐的确定性如何？

2) 静音行为

我的理解是：

  • 当 MUTE 被置为有效时、输出保持低电平

  • 只有在 PLL 锁定并稳定后、输出才会开始切换

image.png

但是、这似乎不能按预期工作。

问题

  • 对静音的理解是否正确？

  • 哪个锁定信号控制静音释放？

  • 通过 I²C 进行编程时、屏幕截图中的配置是否足以获得“静音、直到锁定“行为？

目标

  • 4 个时钟输出与 SECREFlmk_config.txt 相位对齐 

  • 重新启动时的确定性

  • 使用 MUTE 执行干净启动

请提供任何指导。

此致、
ATAKAN

  • 0
    TI__Guru**** 2777545 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    这是 LMK 配置文件。

    e2e.ti.com/.../4401.lmk_5F00_config.txt

  • 0
    TI__Guru**** 2777545 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    尊敬的 ATAKAN：  

    感谢您发送您的配置文件、我将在结束时查看并查看此内容 我应该能够在明天回到你身边。  

  • 0
    TI__Guru**** 2777545 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    尊敬的 Conor：

    感谢您的答复。 我正在等待您的见解。  Thumbsupμ s

  • 0
    TI__Guru**** 2777545 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    尊敬的 ATAKAN：  

    不会出现在输出上启用 SYNC 时看到的行为。 您是否在将配置加载到 LMK5B12204 后发出器件软复位和切换同步？ 要回答您的其他问题：  

    • 使用 LMK5B12204 使所有输出都相位对齐到 SECREF 是现实的吗？ -是的, 只要 DPLL 被锁定,输出同步被启用,并且同步事件已发出（通过切换 SYNC_SW (R12[6]) 或切换 GPIO0/SYNCN 引脚）,所有输出都将锁相到 SECREF。 但是、由于必须考虑 DPLL、APLL、输出缓冲器等的传播延迟、因此从输入到输出的相位偏移将不为零  

    • 这种重启之间的相位对齐的确定性如何？ - 对于此器件、 PRIREF/SECREF 输入和时钟输出之间没有确定性相位偏移。 由于不能保证输出通道分频器相对于 PRIREF/SECREF 输入以完全相同的相位复位、因此存在一些不确定的行为。 因此、可能相位偏移的扩展本质上可以是一个输出时钟周期、而可能相位的步长是一个 VCO 周期。 如果需要确定输入和输出之间的相位、则可能需要支持零延迟模式 (ZDM) 的器件、例如 LMK5B33216。  

    • 对静音的理解是否正确？ - 正确的是,当静音被置为有效时,输出保持低电平,输出只有在 PLL 锁定并稳定后才会开始切换。

    • 哪个锁定信号控制静音释放？ - 控制静音释放的信号是可配置的。 在最后一个屏幕截图中、您选择了 APLL1 锁定、APLL2 锁定、DPLL 相锁和 DPLL 频率锁定（请参阅下面屏幕截图中突出显示的框）。 这意味着在 APLL1、APLL2 和 DPLL 全部锁定之前、不会启用静音输出。  

    • 通过 I²C 进行编程时、屏幕截图中的配置是否足以获得“静音、直到锁定“行为？  是的,这是我的期望。 您是否在设置中看到了不同的行为？ 如果是、您是否已验证 APLL1/2 和 DPLL 都已锁定？  

  • 0
    TI__Guru**** 2777545 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    尊敬的 Connor：

    第 1 点）
    首先、非常感谢您之前的反馈。 我在 SYNC 标志置位的情况下设法使 TI 时钟芯片部分工作。 我最后通过使用以下序列运行时钟（以前没有这样做）：

    • 写入寄存器地址 x“00C"=“= x“79"</s>“

    • 稍等

    • 写入寄存器地址 x“00C"=“= x“39"</s>“

    • 稍等

    该序列总共重复 3 次。

    在我的示例中、LMK_nSYNC 始终为“1"，“，因此、因此 SYNC 命令仅通过 SYNC_SW 发出、我会多次切换。 每次切换 SYNC_SW 几次时、器件最终都会开始工作并输出时钟。

    但是、我对锁定状态感到困惑：

    • STATUS0 显示 x“0C"→“→为高电平、表示相锁

    • STATUS0→x“50"μ“μ s 的低电平、表示无频率锁定

    因此、器件报告锁相、而不报告锁频。 为什么会发生这种情况？ 我正在尝试实现确定性启动和适当的同步、我需要同步和确定性行为。 如果深入了解频锁为什么即使锁确实存在、但仍然不会断言、将不胜感激。

    第 2 点）
    我也会看到在将静音或断电状态置为有效时出现问题。 即使在这些状态下、我仍然可以在输出端观察到一些残留噪声。 此噪音永远不会完全消失。

    查看我的原理图、我目前在 P 和 N 输出之间只有一个电阻器（差分端接，请参阅 OUT3 的屏幕截图）、但没有额外的偏置网络。 静音/断电期间的剩余噪声是否是由于缺少适当的输出偏置或终端方案而引起的？

    再次感谢您的帮助。

    此致

  • 0
    TI__Guru**** 2777545 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    这些是状态 0 寄存器的寄存器值。


    0x00 = XO 输入信号丢失 (LOS)-> 0

    0x03 = PLL1 数字锁定检测 (DLD)-> 1
    0x04 = PLL1 VCO 校准激活-> 0
    0x05 = PLL1 N 分频器、2 分频->显示时钟
    0x06 = PLL2 数字锁定检测 (DLD)-> 1
    0x07 = PLL2 VCO 校准有效-> 0
    0x08 = PLL2 N 分频器、2 分频->显示时钟
    0x09 = EEPROM 活动-> 0
    0x0C = DPLL 锁相（与 LOPL-相位丢失相反
    锁定）-> 1
    0x0D = PRIREF 监控分频器输出、2 分频-> 0
    0x0E = SECREF 监控器分频器输出、2 分频->显示时钟
    0x0F = PLL2 R 分频器、2 分频->显示时钟
    0x11 = PRIREF 振幅监控器故障-> 1
    0x12 = SECREF 振幅监控器故障-> 0

    0x15 = PRIREF 频率监控器故障-> 0
    0x16 = SECREF 频率监控器故障-> 0

    0x19 = PRIREF 缺失或早期脉冲监控器故障-> 1
    0x1A = SECREF 漏脉冲或早期脉冲监控器故障-> 0

    0x1D = PRIREF 验证计时器激活-> 0
    0x1E = SECREF 验证计时器激活-> 0

    0x25 = PRIREF 相位验证监控器故障-> 0
    0x26 = SECREF 相位验证监控器故障-> 0

    0x29 = PLL1 被锁定（与 LOL-失锁相反）-> 0
    0x2A = PLL2 被锁定（与 LOL-失锁相反）-> 0

    0x40 = DPLL R 分频器、2 分频->显示时钟
    0x41 = DPLL FB 分频器、2 分频->显示时钟

    0x46 =已选择 DPLL PRIREF -> 0
    0x47 =选择 DPLL SECREF -> 1

    0x4A = DPLL 保持有效-> 0
    0x4B = DPLL 基准切换事件-> 0
    0x4D = DPLL 调优历史记录更新-> 0
    0x4E = DPLL 快速锁定激活-> 0
    0x50 = DPLL 频率锁定（与 LOFL-损耗相反
    频率锁定）-> 0

    最突出的是丢失的锁。 事实上、它似乎是锁相 (0xC)、而不是锁频 (0x50)。 这怎么会发生？ 过于严格的约束？

  • 0
    TI__Guru**** 2777545 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    尊敬的 ATAKAN：  

    很抱歉、此处延迟的回复。 我正在查看您之前的评论和所附的寄存器值、我应该能够在明天的某个时候回复您并提供一些反馈。