This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] PLLATINUMSIM-SW:相位噪声特性

Guru**** 2845290 points
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/1633377/pllatinumsim-sw-the-phase-noise-characteristics

器件型号: PLLATINUMSIM-SW

我希望能就 PLLatimum SIM 提供一些建议。

当 Fout 为 5760.5MHz 时、相位噪声特征如图所示。 1.
当 Fout 为 11521MHz 时、相位噪声特征如图所示。 2.

自图 1 在 Fvco 上使用 1/2 分压器、如图 2、我认为相位噪声会降低 3dB(发生了相反的情况)。
我的理解是使用 1/2 分压器会导致 3dB 衰减不正确吗?
或者我是否使用了 PLLatimum SIM 卡不正确?
PLLatimum SIM 版本为 1.6.9.1。

此致、
横内明彦

图 1.

Fig1.JPG

图 2.

Fig2.JPG

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好!

    PLL SIM 正确。

    每当频率进行 2 分频时、相位噪声优于 6dB。

    相反、当信号频率为双倍时、相位噪声会增加 6dB。  

    缩放比例是 20log (f1)。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    嗨、Noel

    感谢您的建议。
    我假定来自分频器(将频率减半)的噪声会产生影响(类似于考虑 PLL 的本底噪声)。
    我现在明白、由于频率简单地减半、相位噪声得到了改善。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好!

    是正确的、我们假设分压器不会增加噪声。