This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] LMK5B12204:PLL 锁定

Guru**** 2872500 points

Other Parts Discussed in Thread: AM6411, LMK5B33216, LMK5B12204, LMK05318B, LMK05028

请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/1618332/lmk5b12204-pll-lock

器件型号: LMK5B12204
Thread 中讨论的其他器件: LMK05318B、AM6411 、LMK5B33216、 LMK05028

尊敬的专家:  

我们已使用 LMK5B12204 创建了定制电路板。
制造多个器件后、超过一半的器件需要 3-4 小时才能实现频锁。
剩余的装置在一分钟内锁定。
我们目前正在调查原因和解决方法、请提供帮助。

到目前为止我们所知道的是:
读取寄存器 R123 至 R127 时、它们保持全零、似乎没有执行 APLL 校准。
3–4 小时后、器件最终锁定后、我们可以观察到“1A AC 1F 1F 69“等值。

当寄存器 R123 至 R127 保持全零时、器件做什么?
是否有办法缩短实现频锁所需的时间?

谢谢

吉则

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    你好 Yoshinori,  

    我会继续将此主题标记为已解决、但如果您有任何后续问题、请随时创建新主题。  

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好 Connor

    问题尚未解决、调查仍在进行中。
    我们尚未确定根本原因、但我们已开始看到一些模式。
    TCXO 似乎并不重要、但可能不是主要因素。

    谢谢

    吉则

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    你好 Yoshinori,  

    明白了、如果需要任何进一步的支持、我们可以让该线程保持开放状态。  

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Octo 和 Conner:

    nvestgation 结果:
    我的调查得出结论、DPLL 分数的初始值、目标值和调整方向之间的关系会对性能产生显著影响。 这些因素受 PPS 和 TCXO 的影响。
    (注意:这是基于观察结果,我无法保证其准确性,因为我尚未检查器件的内部逻辑。)
    最有效的解决方案是在实现频锁之前略微波动 PPS。
    此外、虽然我尚未对其进行测试、但我认为将 TCXO 更改为 12.8MHz 也是有效的。
    由于已建立了解决方法、我将关闭此案例。

    感谢您的支持。

    吉则