• 状态 Resolved
  • 已锁定 已锁定
  • 回复 8 回复
  • 订户 0 订户
  • 视图 25 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] LMX2694EPEVM：如果 VCO_PHASE_SYNC=1、LMX2694 RFOutA 将更改为 600MHz

admin
Guru**** 2874300 points

Other Parts Discussed in Thread: LMX2694-SEP

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/1635005/lmx2694epevm-lmx2694-rfouta-changes-to-600mhz-if-vco_phase_sync-1

器件型号： LMX2694EPEVM
主题中讨论的其他器件： LMX2694-SEP

我正在使用 LMX2694-SEP 处理一个具有不同配置/可能性的项目。 fOSC 输入将为 50MHz 或 10MHz、RFOutA 将为 400MHz 或 5GHz、RFOutB 需要小于 30MHz。 如果 RFOutA=RFOutA=RFOut, 400MHz 则可以选择 500MHz。

根据 LMX2694-SEP 2022 年 3 月的数据表、如果需要通道分频器、RFOutB=SYSREF 是获得不同于高频 RFOutA 的低频输出的唯一方法。 这需要同步模式。 我不希望 SYNC 引脚上有任何时序限制、因此我希望是类别 2、1b 或 1a（请参阅图 7-5“确定 SYNC 类别“）。 当 X1 (X2=0) 时、所有相关输出频率 (400MHz、500MHz、5GHz) 都是 fOSC (50MHz 或 10MHz) 的整数因子。 对于 5GHz 情况、CHDIV=2、这将提供类别 1b；对于 400MHz 和 500MHz 情况、我们得到类别 2。

使用 LMX2694 评估板进行测试、我们发现对于 RFOutA=RFOutA=5GHz 500MHz 或 RFOutA=5GHz、我们可以获得请求的输出频率和选择的 RFOutB（例如 25MHz 或<xmt-block2> 15.625MHz</xmt-block>）。 15.625MHz。

但是、对于 RFOutA=RFOutA 的情况、一旦 VCO_PHASE_SYNC 切换为 1、400MHz 就会更改为 600MHz。 就我可以看出锁定信号是有源的。

如果我们从工作中的 500MHz 配置开始、则更改为 480MHz 会起作用、但 10MHz 470MHz 会提供 600MHz 输出。 在这种情况下、唯一的区别是 fVCO 从 7680MHz 变为 11280MHz、N 从 192 变为 282 以进行补偿、VCO_SEL 需要从 VCO1 变为 VCO4。

我们还尝试了 INPIN_IGNORE=0 并切换同步。 我们还尝试了“写入所有寄存器“。 还尝试将 MASH_ORDER 从默认的三阶更改为整数模式。 所有这些都提供了 600MHz 输出、而不是 GUI 中显示的请求的 400MHz。

附件是旧版本 GUI 和配置文件的屏幕截图：一切都“正常“、没有琥珀色警告或红色错误。 状态消息指示类别 2。

LMX2694_fOSC=LMX26X_1X_OUTA=ECG 400MHz SYSREF = 010MHz_00.png 20MHz

LMX2694_fOSC=LMX26X_1X_OUTA=ECG 010MHz SYSREF = 20MHz 00.tcs 400MHz 

此问题似乎与以下帖子中的问题相同、但未解决不正确的输出问题。我认为：

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/1609699/lmx2694epevm-sysref-mode?tisearch=e2e-sitesearch&keymatch=LMX2694EPEVM#

为了获得所需的输出、我需要调整哪些设置、哪些值范围是安全的？ 虽然 500MHz 案例有效、但不清楚是否安全/稳健。

  • 0
    TI__Guru**** 2874300 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    尊敬的 Martin：

    这是 GUI 问题。 只要通道分频器值可被 3 整除、IncludedDivide 等于 6。 在这种情况下、当 RFout = 470MHz 或 400MHz 时、通道分频器为 24、因此 IncludedDivide 应等于 6、而不是 4。

    我做了一个快速的修正。

    e2e.ti.com/.../LMX2694.zip

    1.将 zip 文件保存在硬盘中,无需解压缩。

    2.打开 TICS Pro

    3.在菜单栏中、选择设备--> 导入用户设备

    4.选择 zip 文件、可能需要一段时间才能完成导入、请检查 TICS Pro 底部的状态更新

    5.在菜单栏中、选择“Device"（“（设备（设备）-->“User Devices“（用户设备）-->“LMX2694"</s>“

    6、更改频率后、切换 VCO_PHASE_SYNC 位以刷新 IncludedDivide 值。  

  • 0
    TI__Guru**** 2874300 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    尊敬的 Noel：

    感谢您的快速回复、希望我下周能尝试一下。

    这是否意味着表 7-12 不正确？ 它 指定如果 CHDIV 可被 3 整除、则必须使用 IncludedDivide = 6  但 不是 24  （或 192）。

     在本例中、400MHz 的 CHDIV 为 24、这意味着 IncludedDivide = 4、GUI 显示的是什么？

  • 0
    TI__Guru**** 2874300 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    尊敬的 Martin：

    是的、数据表不正确、我们稍后将对此进行修复。

    正确的信息如下：

  • 0
    TI__Guru**** 2874300 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    尊敬的 Noel：

    感谢您的澄清。


    我们有机会尝试上面提供的修复程序、它解决了 10MHz 400MHz  配置的问题。 我们已成功获得附近的多个–10MHz 频率、如 360MHz、380MHz、390MHz、410MHz、420MHz 450MHz（具有适当的 VCO_SEL 更改）。

    但是、当 fOSC=VCO 时、问题会再次出现、如果勾选了 VCO_PHASE_SYNC 而不是请求的 50MHz 400MHz、我们将获得 361.7MHz 输出。 因此、这里使用 Fosc=Fosc=0 50MHz、X1 (X2=0)、9600MHz、CHDIV=24、IncludedDivide =6。 根据图 7-5、这应与 10MHz 相同。

  • 0
    TI__Guru**** 2874300 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    尊敬的 Martin：

    请重试 FCAL_HPFD_ADJ = 1、这会在校准期间降低 FPD 频率。

  • 0
    TI__Guru**** 2874300 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    嗨、Noel。

    再次感谢:这起作用,并涵盖了我关心的情况。

    由于 50MHz  这里 fd=fd=fd=fd, 可能意味着将 FCAL_HPFD_ADJ 设置为比使用的范围更高的范围是安全的（但可能不理想）? 因此、在接近校准边界时、应该谨慎选择更高的校准频率？ 否则、 器件似乎对接近校准边界（例如 50MHz） 的）的输入频率很敏感、从而不容易与这些输入频率一同使用？

    请注意、数据表第 7.6.1“R0 寄存器“指示 FCAL_HPFD_ADJ  范围为 0 (Fpd 100MHz)、1 (100MHz <Fpd 150MHz)、2 (150MHz <Fpd 200MHz)、3 (Fpd 200MHz)。 这是数据表错误还是 GUI 错误？

  • 0
    TI__Guru**** 2874300 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    尊敬的 Martin：

    一般而言、始终欢迎使用较低的校准速度。 校准速度取决于状态机时钟频率以及相位检测器频率。 最大 状态机时钟频率为 50MHz。 在 SYNC 模式下、最大值为 Fpd 也仅限于 50MHz。  

    当 IncludedDivide = 6（即 SEG1 = 3）时、传播延迟会稍长、因此我们需要在 VCO 校准期间降低相位检测器频率。  

    在非同步模式下、即使 SEG1 = 3、由于它不在反馈路径中、较长的传播延迟也不会影响 VCO 校准。

    同样、我们将在下一个数据表修订版本中强调此要求。

    同样、对于 GUI、 将更新 FCAL_HPFD_ADJ 范围。

  • 0
    TI__Guru**** 2874300 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    尊敬的 Noel：

    再次感谢您的澄清：这回答了我所有的问题、我将把这一问题标记为已解决。 现在、我更好地了解了此功能的工作原理、并有望确保我的设置稳健。

    由于状态机时钟 f_max 50MHz、我认为对 50MHz 使用 R>1 会更安全。 我们对 Fpd 没有要求、它允许 FCAL_HPFD_ADJ=0 而没有警告。

    在第 6.5 节“电气特性“和 SYNC 部分中、未记录 SYNC 模式下 50MHz 的 FPD_max（比之前小的部分）。 GUI 也不会检测到应用于指示配置错误的错误。

    第 6.5 节或其他部分中未提及 FPD_CAL。  我认为、在同步模式下了解 FPD_max、FCAL_HPFD_ADJ 非常重要。

    我发现 FCAL_HPFD_ADJ 定义具有误导性、因为它向我建议、它控制一个 FPD 值窗口、实际上它是一个用于确保状态机时钟低于最大频率的分频器的映射。 从定义中删除下限对我来说更清晰、即镜像 GUI 中显示的内容。