Other Parts Discussed in Thread: CDCLVP1102
部件号： CDCLVP1102
尊敬的先生/女士：
在我们的工程中、我们使用 CDCLVP1102 作为 FPGA 的输入触发接口。 由于芯片采用 LVPCEL、因此它由 3.3V 电源供电、而 FPGA 组使用 1.8V 电源供电。 根据 FPGA 文档、LVDS IVDiff 最小为 100mV、标称值为 350mV。CDCLVP1102 的输出使用 150 欧姆电阻器下拉至 GND、根据 https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/870502/cdclvp1102-lvpecl-to-lvds?tisearch=e2e-sitesearch&keymatch=CDCLVP1102#、有一个 70 欧姆的串联电阻器连接到 FPGA、以将摆幅从 600mv 降低至 350mv
还有两个交流耦合 100nF 电容器、用于阻止直流偏置。 激活直流偏置和 100 Ω 终端内的 FPGA。
当芯片的输入端没有信号（它是交流耦合输入）时,芯片的输出会有噪声,并且波动超过 100 mv 这就是为什么在 FPGA 中产生一个随机脉冲的原因。
将脉冲连接到输入端时、在 FPGA 引脚上测量脉冲、但 FPGA 中的 IBUFDS 仍会产生随机脉冲。 （脉冲频率非常低）
当芯片的输入为几 KHz 方波时、结果是相同的。
当芯片的输入高于 1MHz 方波时、我会收到相同频率的干净平方波。
我想问为什么在没有信号或低于 1MHz 信号时芯片的输出波动超过 100mv。 在我们的设计中是否忽略了任何因素？
我要提前感谢您的帮助和支持。
此致、
Hamed Sotoudi
