This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] LMK5C33216A:LMK5C33216A:锁定保持、LOPL 和 LOFL 问题

Guru**** 2933540 points

Other Parts Discussed in Thread: LMK00804B, LMK5C33216A, LMK5C22212A, LMK00804B-Q1

请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/1652006/lmk5c33216a-lmk5c33216a-problem-to-lock-holdover-lopl-and-lofl

器件型号: LMK5C33216A
Thread 中讨论的其他器件: LMK5C22212ALMK00804B-Q1、LMK00804B

您好:

本主题是对“LMK5C33216A:LMK5C33216A 集成的 I2C 通信问题“问题的补充

我在电路板中集成了 LMK5C22212A  

我的配置为:

40MHz TXO (ECS-TXO-2520MV-400-AY-TR
IN1_P 中的 10MHz 单端外部基准、
25MHz OUT3 HCSL 连接到 LMK00804B-Q1(输入 CLK_P、CLK_N)。

随附 e2e_LMK5C33216A_REF=10M_XO=40M_OUT3=25M.TCS。

我没有成功清除 HOLDOVER、LOPL 和 LOFL(输出从 DPPL3 锁定)。

我连接了中的波形 10MHz 和 LMK00804B 输出 (1V8、25MHz)。  

可能、解锁是 10MHz 导致的、配置的参数可能“太严格“。

您是否有方法进行修改或调试?  

谢谢您、

此致、

Patrice

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    e2e.ti.com/.../e2e_5F00_LMK5C33216A_5F00_REF_3D00_10M_5F00_XO_3D00_40M_5F00_OUT3_3D00_25M.tcs

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Patrice:  

    我们正在调查您的查询,我将在接下来的几天内回复您。  

    此致、
    Jaryd.

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Patrice:

    我查看了您发送的 TICS Pro 配置、我注意到为 APLL1 和 APLL3 计算的 VCO 频率不在预期的 VCO 范围内。 此外、看起来只启用了 1 个输出、每个输出都由 APLL2 供电、而 APLL2 似乎已正确锁定到 REF1。 DPLL1 和 DPLL3 也将同时被禁用、因此它们将无法锁定到外部输入。 由于您在此配置中仅使用 APLL2、因此 是否需要确保 PLL1 和 PLL3 锁定?  

    将 IN1_P 设置为 10MHz 不应导致任何问题、因为该频率处于可接受的单端输入频率范围内。  

    此致、
    Jaryd.