• 状态 Resolved
  • 已锁定 已锁定
  • 回复 3 回复
  • 订户 0 订户
  • 视图 24 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] LMX2572：相对于锁定的同步时序

admin
Guru**** 2952510 points

Other Parts Discussed in Thread: LMX2572

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/1654501/lmx2572-sync-timing-relative-to-lock

器件型号： LMX2572

两个 LMX2572 共享 100MHz OSCin（一个整数 N、一个分数 N、500kHz 偏移）、5MHz 以 FCAL_EN=0（预表征 VCO_SEL）、FastLock、VCO_PHASE_SYNC_EN=1、每一步的 30µs 同步脉冲跳跃。

  1. 数据表§7.3.11 包括 T1 中的“ PLL 环路的模拟稳定时间“—可能会在 R0 写入后、环路稳定之前以固定的延迟置为有效 SYNC、稳定后同步完成？
  2. 如果在锁存同步脉冲后循环错开一个周期、是否可以保留输出相位确定性？
  3. 如果通道分频器已经处于正确的状态、同步脉冲是产生任何输出相位扰动、还是真正的无运算？
  4. 每次 R0 写入时发生 MASH 复位时、什么 MASH_RST_COUNT 约束在 30µs 步进周期适用？

 

  • 0
    TI__Guru**** 2952510 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、John：

    相位同步要求 FCAL_EN = 1。 您可以使用完全辅助来手动更改 VCO 参数、但需要保持 FCAL_EN = 1 以实现相位同步。 更改频率不需要对 R0 进行编程、可以通过完全辅助快速跳变。  

    但是、相位同步需要时间。 每当器件接收到 SYNC 脉冲时、器件都会执行校准、然后进行相位同步。 MASH_RST_COUNT 用于设置器件完成校准和相位同步的持续时间。 时间间隔= MASH_RST_COUNT / FSM。 FSM 是状态机时钟= fosc/2^CAL_CLK_DIV。

    如果您要进行跳频+相位同步、则不能快速跳频、因为相位同步需要时间。  

  • 0
    TI__Guru**** 2952510 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    Noel、

    谢谢你的引导。 我无法使用 SYNC、因为它会干扰快速跳频。 我可以通过其他方式获得一致性。 为了方便使用 LMX2572、我还有一些问题需要解决。

    配置： LMX2,572,100MHz 共享 OSCin、FCAL_EN=0、具有预先表征的 VCO_SEL、启用快速锁定、无同步。 在每个测量周期开始时执行全频带 VCO 重校准 (FCAL_EN=1)、从而在当前温度下刷新 VCO_SEL。

    问题：

    1. FCAL_EN=0 硬门： 当 FCAL_EN=0 时、是否保证没有内部条件（VCO 振幅检测，锁定检测逻辑，电源瞬态或子带边界交叉）可以自主触发校准序列？ 在测量运行期间对任何音调进行意外的~157µs 校准对我们的应用来说都是致命的。
    2. 子频段边界频率： 在 3.2GHz 至 6.4GHz 范围内、标称 VCO 内核边界频率是多少？ 可接受表征数据—我们需要确定 160 种音调中哪一种接近边界。
    3. 子频段重叠和温度漂移： 相邻子频段调谐范围之间是否存在设计的重叠、如果是、以 MHz 为单位的近似重叠是多少？ 边界频率的温度系数是多少 (MHz/°C)？ 我们在每次跑步开始时都会重新校准；我们需要知道跑步内的温漂风险。
    4. 子频段极值下的 FastLock： 在子频段电容器组的极端条件下、kV 值会降低。 这是否会在很大程度上缩短 FastLock 稳定时间、我们是否应该为最坏情况下的 kV 设计环路滤波器？ 我们应该假设什么价值？

    请回答所有问题。

  • 0
    TI__Guru**** 2952510 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、John：

    仅当对 FCAL_EN = 1 的寄存器 R0 进行编程时、才会发生 VCO 校准。 如果使用完全辅助来切换 VCO 频率、则可以保持 FCAL_EN = 1、因为不需要对 R0 进行编程。  

    要使用完全辅助、我们需要执行一次性校准、以创建目标频率的查找表。 详情请点击此处 (www.ti.com/.../snaa336)。

    芯片中有 6 个 VCO、相邻 VCO 的边界重叠。 数据表中显示了每个 VCO 的近似频率范围。

    重叠范围因器件和温度而异。 校准将为所需的频率选择合适的位置。 器件的设计使校准数据在整个温度范围内有效。 例如、如果您在–40°C 下进行校准、当温度升高到 85°C 时、器件将保持锁定而不重新校准。 因此一次性校准不需要在不同的温度下进行、我们可以在室温下进行 A 校准、数据对其他温度保持有效。 请注意、由于器件间的差异、每个器件都必须有自己的 LUT。

    Kvco 随温度和频率而变化、因此环路滤波器带宽将根据温度和频率而变化。 这将影响 VCO 锁定时间。  

    在设计环路滤波器时、我们通常使用 Kvco 的几何平均值。