[参考译文] CDCE6214-Q1：如何仿真钯中的 CDCE6214-Q1？

为了提供更多的背景信息： 我们希望使用 CDCE6214-Q1 将 135MHz 时钟信号转换为 10MHz 信号 、最好具有小于 100kHz 带宽、大于 60°裕度和整数 PLL。

目的是使用以下设置：

- f (PFD)：45MHz (135MHz 除以 3)

- f (VCO)：2520MHz (N：56)

-预分频器分频器 A：4 => 630MHz

-通道分频器：63 => 10MHz 输出时钟

为设计环路滤波器、我们查看了 CDCE6214-Q1 的数据表、后者是 CDCE6214-Q1EVM、TICS Pro 和 Plllatinum 的用户手册。  每个文档或工具都对循环参数使用不同的命名约定、而且它们似乎都不能提供有关如何为此应用正确设置环路滤波器的清晰信息。

尊敬的 Koen：  

遗憾的是、由于 CDCE6214 不在 PLLatinumSim 中提供、设计自定义环路滤波器可能会有点困难。  通常、我们建议使用数据表中表 7-3 的一种预设配置。 根据我的经验、也可以将其作为 Kvco 约为 160MHz 1V/V 的定制器件进行仿真、以获得相当准确的结果。 在 PLLatinum Sim 中、C1 对应于 CP、C2 对应于 CZ、R2 对应于 Rres。  

由于 CZ 是集成元件、限制为 941.1pF、因此实现低于 100kHz 的带宽可能很困难。 CDCE6214 中是否有您的应用需要的任何特定功能、或者可以切换到其他时钟发生器器件（例如 LMK03318）？  

尊敬的 Connor：

感谢您的回答、非常感谢您花时间来了解这一点！

我们首先检查 数据表中表 7-3 中的预设配置、但印象中没有哪种配置适合我们的应用。

同时、我们使用 TICS Pro、PLLatinum 和 CDCE6214-Q1EVM 进行了实验、提供了以下设置：
-滤波器架构:三阶无源
- KPD: 600µA
- C1: 11.76 pF
- C2：941.1 pF
- C3：2.9 pF
- R2：1 千欧
- R3：2 千欧
- Kvco: 175MHz / V
- VCOCap：0 pF

仿真结果：
-环路带宽：333.1573 kHz
-相位裕度: 61.9°

这些设置已在 CDCE6214-Q1EVM 上在–40°C 和+105°C 之间的温度扫描中进行了测试。  PLL 在整个温度范围内保持锁相、在示波器上测量的最大相位变化低于±1.5ns。

环路带宽高于理想值、但仍然可以接受。  除非您在此设置中看到问题、否则我们将继续执行此操作。   我们选择 CDCE6214-Q1 的主要驱动器是我们要求的–40°C 至+105°C 温度范围。

还有一个问题： 数据表列出了 KVCO/V @ fVCO = 2.4GHz 和 KVCO/V 175MHz @ fVCO = 2.5GHz 的 140MHz 值您能解释为什么建议使用 60MHz 吗？  我是误解了数据表、还是打算将 160MHz /V 编写为安全值以将容差考虑在内？