[参考译文] LMK04832EVM：使用外部同步时，需要980MHz 和10MHz 的 CLKout

亚历克斯

LMK04832无法使用内部 VCO 可靠地生成980MHz。 最近的频率为980MHz * 3 = 2940MHz，VCO1的频率超出范围5MHz。 您必须使用外部 VCO 或接受某些设备可能由于过程变化而无法锁定到所需的频率。

此外，通常当我们谈论同步时，我们会谈论阶段同步，即任意调整所有输出之间的阶段。 但您描述的是外部同步时钟...您是否指您将锁定频率的时钟，即 PLL 参考频率？ 您还提到了122.88MHz 外部参考时钟，但 LMK04832在锁定此时将遇到问题，并产生980MHz 输出。 即使在许多设备上，VCO 范围包括2940MHz，最高合适的相位探测器频率(既是122.88MHz 又是980MHz 的倍数)也是160kHz，这将严重限制 PLL 环路带宽，并将极大地提高相位噪声。 LMK04832 PLL1设计用于以较低的环路带宽运行，并可能合理地将您的122.88MHz 参考输入锁定为140MHz VCXO， 140MHz VCXO 可以级联到 PLL2，为2940MHz VCO 和980MHz/10MHz 输出提供更高的频率参考-这将保持 PLL2环路带宽高，并有助于显著降低输出的相位噪声。 但140MHz VCXO 并不是很常见，除了低得多的频率会对 PLL2环路带宽和相位噪声产生负面影响外，没有其他更常见的选项。

我不确定 LMK04832是适合此请求的设备...在122.88MHz 外部参考时钟与160kHz 的 GCD 频率之间， 而所需的 VCO 频率超出内部 VCO 范围，在我看来，具有不同 VCO 范围或分数 PLL 的不同设备更适合。

• 决定使用 LMK04832的原因是什么？
• 您需要980MHz 和10MHz 的时钟频率是多少？ 是否可以使用与980MHz 不同的频率来帮助优化频率计划？
• 122.88MHz 外部参考是否是硬的和快速的要求？ 是否可以使用不同的频率来帮助优化频率计划？
• 将5880MHz 内部 VCO 和120MHz VCXO 作为 PLL1的频率转换阶段的 LMK04610能否更适合您的应用？
• LMK03318，122.88MHz 输入，4900MHz VCO 和小数 PLL (N 分频器编程为39+673/768)等产品的使用是否更容易？ 是否有相位噪声要求阻止使用分数 PLL？

此致，

德里克·佩恩

您好 Derek，  

感谢您的回复，请参阅下面我的回复，但首先我需要更正错误。  我需要的输出频率是983.04MHz，而不是980MHz，对不起。  VCO 应将其覆盖为983.04 * 3 =  2949.12.   

[引用 userid="284549" url="~/support/clock-time-group/clock -and -timing/f/clock-time-forum/1068883/lmk04832evm-desired -clkout at 980mhz-and -10MHz-while 使用- external 同步/3956003#3956003'，即 PLA 时钟的频率，您将使用哪个频率[引用 PLL]，即：

我的意思是相位同步，我希望从板上发出的两个信号都处于相位。   我认为我需要外部同步(进入主板的任意信号)才能实现这一点。   

[引用 userid="284549" url="~/support/clock-timing-group/clock -and -timing/f/clock-timing-forum/1068883/lmk04832evm-desired -clkout-at 980mhz-and -10MHz-while 使用外部时钟同步/3956003#395688003MHz，但也会产生该方钟输出的122.4832和122.4832英寸的外部时钟锁定问题，但也会提到该输出。 [/引用]

选择122.88MHz 频率是因为在《LMK04832EVM 用户指南》第3页中，该频率表示要使用的默认频率。  

[引用 userid="284549" url="~/support/clock-time-group/clock -an-and -time/f/clock-time-forum/1068883/lmk04832evm-desired -clkout at-980mhz-and -10MHz-while 使用-外部同步/3956003#3956MHz 时钟频率]您需要什么？ 是否可以使用与980MHz 不同的频率来帮助优化频率计划？

我们将向 PLL 提供983.04MHz 信号，然后作为同步提供10MHz 信号。  我们通常通过信号发生器为 PLL 提供外部参考时钟。  当无法使用来自 siggen 的外部参考时钟时，我们将使用 LMK04832作为特定边缘情况的备份。   

[引用 userid="284549" url="~/support/clock-time-group/clock -and -timeze/f/clock-timeze-forum/1068883/lmk04832evm-desired -clkout at 980mhz-and -10MHz-while 使用-external-sync/3956003#395688003?122.88003"作为外部硬参考和外部参考？ 是否可以使用不同的频率来帮助优化频率计划？

不，我只使用了它，因为我认为这是该主板的 TI 要求。

[引用 userid="284549" url="~ë/support/clock-time-group/clock -and -time/f/clock-timeze-forum/1068883/lmk04832evm-desired - clkout at 980mhz and -10MHz-while 使用-外部同步/3956003#3956003'来避免噪声相位[此处]

下表列出了我们的 PN 要求。  我不确定分数 PLL 是否适合，此外，我自己修正后，我认为983.04MHz 目标在 VCO 范围内，因此不应该成为问题。

描述		最小	典型值	最大	单位
输入频率			983.04	2000年	MHz
信号
电源		250		850/	mVppdiff
相位噪声	@ 100 kHz		-129.	-120	DBC/Hz
	@ 800kHz		-141.	-138.	DBC/Hz
	@ 5 MHz		-153.	-147.	DBC/Hz
	>=10 MHz		-154.	-150	DBC/Hz
抖动有效值				80	FS

感谢您的支持，希望我的回答能更加清晰。  使用 TIC Pro GUI 时，我尝试完成的操作顺序是什么？  同步时的输出基本上为983.04MHz 和10MHz。  10MHz 是为了同步我们的设备，这可以通过两种方法之一来实现，最好是使用由 Sigma 生成的10MHz 信号，并将其连接到 LMK04832板上的同步输入。  另一种方法是从  LMK04832板获取10MHz 信号，并使用此信号将设备同步到。  我不确定如何使用 GUI 设置此选项。   

此致，

亚历克斯

您好 Derek，

我担心主板可能出现问题，因为 即使使用了集成电路专业版默认配置下的默认设置，PLL 状态 LED 也不亮。 也许我们可以安排电话？

此致，

亚历克斯

亚历克斯

我对我的最后一个问题，即延迟表示歉意。 我看到你又开始了另一条主线，所以我将继续在那里进行讨论。

此致，

德里克·佩恩