This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/1074108/lmx2820-phase-sync-between-to-pll-which-has-different-frequency
您好，
我想问是否可以同步两个不同频率的 PLL？
就我们而言，它是5.2 GHz 和7.6 GHz。
此致，
Andri，
可以配置这些设备，使每台设备都被频率锁定和相位锁定到相同的参考源，因此，最直接的意义 是，应该可以在两个输出之间建立一些可重复的相位关系。 但是 ，如果 以两个时钟的某个整数除数率( 例如，)采样，很可能无法预先预测5.2GHz 时钟和7.6GHz 时钟之间的相位误差 400 MHz)。
您可以通过测量来确定5.2GHz 和7.6GHz 时钟之间的相位误差(例如，以某种通用速率采样时) 400MHz)，然后使用 mash_seed 删除此错误。 这会将合成器置于分次模式，因此可能会有一些小的性能损失- 但对于较小的调整(步长~1PS)，分母的大小将很小，分次分隔器的影响将最小。 此外，这种调整策略可能会引入 分次螺旋(可使用 PLAINUM SIM 进行模拟)。
尽管您可以微调两个测量设备之间的错误，但在 类似的电压和温度下，输入到输出偏移的零件到零件之间的差异会有很大的变化(大约为20ps)，并且可能在温度上有更大的变化(大约为65ps)。 如果您的设备处于类似的温度，它们将一起倾斜，并具有相似的温度系数。 由于 许多内部 LDO 为关键路径电路设置了较低的内部电压，因此电压系数的影响往往很小。 因此，错误的主要来源是一些未知的输入到输出偏差，这些偏差将根据无法控制的过程差异以及设备之间配置设置的变化(例如 5.2ghz 使用除法2路径，而7.6GHz 则直接从 VCO 获取)。 很高兴有一个旋钮转动，如 mash_seed adjust，但 您需要先执行一个程序来测量错误。 我们(TI)通常不建议如何执行此操作，因为它在系统之间有很大的差异。 常见的策略包括将输出和调谐组合到最高功率，或在更下游执行某种基于 ADC/DAC 的校准。
德里克·佩恩
