请告诉我下面关于CodeLoader的不明确要点。
----------------
①Output设置
如果是LVDS输出，哪个HCSL设置适用于n-ch？
“CMOS (HI-Z)”是否正确？
②PRI μ S/SEC参考输入
对于最大增益或最小增益，建议使用哪一项？
是否有方法区分最大增益或最小增益，具体取决于？
③LF PLL设置类型
我认为第三阶LF是LPF，对吗？
④PLL设置
请告诉我关于抖动和伸展的平均值。
是否存在"建议的PLL设置"以外的配置情况？
----------------
此致，
Satoshi
您好，Satoshi：
1.对于LVDS设置，n－ch设置无关紧要。 可以将其设置为CMOS (Hi-Z)。
2.为了获得最佳信号完整性，始终建议使用最大增益。 没有办法区分设置。
3.是的，PLL环路滤波器是低通滤波器。
4.参见以下部分(摘自数据表)，了解抖动和拉伸的描述。
对于拉伸，建议的PLL设置是最佳的(Integer-N模式为200PS，Fractional -N模式为600ps)。
启用抖动可以减少分数N模式下的子分数spurs，但通常会在某些相位噪声方面进行权衡。 当在Frac-N模式下，当等效分母> 200且可被2或3整除时，'弱'抖动设置通常是刺激降低和相位噪声增加之间的最佳平衡。
此致，
-Tim
