• 状态 Resolved
  • 已锁定 已锁定
  • 回复 2 回复
  • 订户 0 订户
  • 视图 277 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] LMK0.3318万：LMK0.3318万：关于CodeLoader设置(LMK0.3318万)

admin
Guru**** 2385360 points
请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/577260/lmk03318-lmk03318-about-codeloader-setting-lmk03318

部件号：LMK0.3318万

请告诉我 以下CodeLoader的不明确点：

①Output设置

如果是LVPECL输出，哪一项是正确的N-ch LVPECL设置？

“CMOS (HI-Z)”是否正确？ 或者其他选择都可以吗？

②我发现用于P通道的LVPECL选择 是LVPECL/CMOS (V-)，数据表寄存器定义是负极性，为什么？

  • 0
    TI__Guru**** 2385360 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好，Frank，

    (1)当OUT_x_SEL=0x1 ("diff")时，仅需OUT_x_MODE1[1：0]即可选择"AC-LVDS/CML/LVPECL"摇摆；在这种情况下，OUT_x_Mode2[1：0]是"不在乎"。  OUT_x_Mode2[1:0]仅用于在OUT_x_SEL=0x2 (HCSL)时选择内部Rload值，或在OUT_x_SEL=0x3 (LVCMOS)时在OUTX_N上设置LVCMOS模式/极性。  

    (2)出x_MODE1和出x_Mode2是多用途寄存器设置，因此其模式取决于出x_SEL设置。  没有为"diff (LVPECL)"定义极性。  OUTX_P和OUTX_N的极性仅在OUT_x_SEL = 0x3 ("LVCMOS")时适用；OUTX_P和OUTX_N上的LVCMOS极性分别由OUT_x_MODE1和OUT_x_Mode2设置选择，如您发布的注册表的最后一列(以及GUI屏幕截图)所示。

    此致，
    艾伦

  • 0
    TI__Guru**** 2385360 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    感谢您的快速回答，Alan。