主题中讨论的其他部件: ADS54J66, DAC37J84
您好,
下面是有关LMK0.4828万的SYSREF的一些问题。
我正在考虑将ADS54J66,DAC37J84与LMK0.4828万配合使用,FPGA就是Altela。 (SerDes速率为10G)
Q1) SYSREF串谈
我正在学习E2E的职位。
http://e2e.ti.com/support/clocks/m/videos__files/66.6599万
文件上有SYSREF设置,"Pulsed"(6.b)和"Request"(6.c)。
哪种设置更好地将与其他时钟线路的"串话"最小化?
如果您知道,您能否告诉我另一种最小化的方法?
Q2) SYSREF脉冲输出编号
您能否告诉我一次SYSREF脉冲的输出数量以及 每个SYSREF输出之间的间隔长度?
例如,100mSec间隔和超过2个脉冲输出...
Q3) ADC和DAC的寄存器设置
是否可以在输出SYSREF脉冲下间歇性地设置ADC和DAC寄存器?
或者,我们是否应该在设置寄存器时连续输出SYSREF,并且在完成设置后开始间歇性输出SYSREF?
提前感谢您的支持。
此致,