[参考译文] LMK0.4826万：同步SREF生成，PLL已解锁

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/586134/lmk04826-sysref-generation-with-plls-unlocked

大家好，

我们正在许多主板上使用LMK0.4826万，并且我们看到它使用旁路配置时出现一些特殊的行为(只有时钟路径中有分频器，PLL未使用/锁定)。

具体来说，SDCLKout1 SYSREF引脚就是从这里开始的

将寄存器0x106位0设置为1，然后写回0时，如下图所示处于阶段(SDCLKout3类似的行为)。

这是预期行为吗？ SYSREF引脚是否仅设计为在PLL锁定时使用？

此致，

奥卢