• 状态 Resolved
  • 已锁定 已锁定
  • 回复 3 回复
  • 订户 0 订户
  • 视图 598 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] LMK61E2：适用于我的应用的超低抖动时钟解决方案

admin
Guru**** 2547170 points
Other Parts Discussed in Thread: LMK61E2

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/643222/lmk61e2-ultra-low-jitter-clock-solution-for-my-application

部件号：LMK61E2
主题中讨论的其他部件：LMK0.0304万， LMK0.3806万，

你好

在我的设计中，我有一个Zynq FPGA板，它可以在PLL块上产生时钟信号基座，但我觉得抖动不低！ 所以我不能用它来为高速ADC/DAC供电。

我正在寻找一种解决方案，以保持数据表的规格并最大限度地降低价格/ PCB设计/时间...

我可以有一些计划如下：

使用FPGA生成时钟--- >时钟驱动器--- 14位DAC (LVDS或CMOS)大于200MHz

                                      -------- 14位ADC (LDVS或CMOS)大于65MHz或80MHz

例如，使用LMK61E2-->时钟驱动程序--> ADC/DAC/ plus到FPGA，因为我应该将DAC与FPGA同步

例如，使用LMK61E2--> ADC/DAC/  加到FPGA，因为我应该将DAC与FPGA同步

或其他计划...

你有什么建议吗？ 我需要一个可靠的解决方案。

此致

  • 0
    TI__Guru**** 2547170 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    您好，
    XO (LMK61E2或其它)+缓冲器LMK0.0304万 -->LMK0.3806万和FPGA
    LMK0.3806万可以为ADC，DAC或FPGA数据过程生成时钟。
    FPGA可以使用缓冲区中的时钟作为系统时钟，并对LMK0.3806万进行编程。

    此致，
    肖恩
  • 0
    TI__Guru**** 2547170 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    尊敬的
    我感谢你的建议和意见
    实际上FPGA有它的时钟(我有一个Zynq FPGA)并且是独立的。 我想通过FPGA将Synq或命令位发送到清洁时钟生成器，以便再次为DAC，ADC和FPGA供电。 (如果我再次说FPGA，因为我想将FPGA与DAC同步)

    FPGA有其时钟，并且正在工作，并将向时钟生成器发送命令
    另一方面，我有以下时钟发生器：
    LMK61E2-->时钟分配器--- >DAC和ADC和FPGA

    这是一个好计划吗？
  • 0
    TI__Guru**** 2547170 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    您好，
    它可以发挥作用。
    如果使用缓冲区，传播延迟将无法调整，因此Synq将不起作用。 每个欧姆特的缓冲输出只有一些斜度。
    如果您使用时钟发生器或时钟抖动消除器，Synq信号可用于对齐不同分频器的时钟。

    此致，
    肖恩