[参考译文] CDCLVP111：CDCLVP111

admin

Guru**** 2386620 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/638585/cdclvp111-cdclvp111

部件号：CDCLVP111

您好，

我需要为多个接收器提供几个250MHz时钟，它们之间的抖动非常低。

接收器具有LVDS输入。

我阅读了应用报告 SCAA059C，图5描述了如何从LVPECL转换到LVDS (随附)。

我的问题：

1.此转换是否会影响同步输出之间的抖动？

2.此解决方案是否适合250MHz时钟？

3.能否将10k Ω 电阻器放置在靠近发射器的位置？

谢谢你

7 年多前

0 admin 7 年多前

TI__Guru**** 2386620 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好，Ofer：

1，此转换电路不会对抖动性能造成太大影响。没有活动组件，并且R/C失衡事实也在控制中，因此抖动几乎与原始值相似。
2，当交流耦合盖大于0.001uF时，250 MHz不是问题。
3，10kOhm电阻器偏置电路适用于LVDS接收器，当接收器没有内部偏置时。它不能放在交流电帽之前。
如果接收器具有自己的LVDS偏置，则可以拆下2个10千欧电阻器。
4，如果LVDS接收器具有内部100欧姆负载，也可以拆下外部100欧姆电阻器。
5，确保LVDS接收器VID (输入振幅)范围能够覆盖最大LVPECL驱动器VOD (输出振幅)。通常，LVDS接收器VID足够宽，可以覆盖LVPECL驱动程序。

此致，
肖恩

时钟和时序（参考译文帖）

时钟和时序（参考译文帖）(Read Only)

[参考译文] CDCLVP111：CDCLVP111