请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
部件号：LMK0.4828万 我正在尝试延迟时钟输出，以VCO时钟为增量。 输出PLL配置为3GHz，输出除以24。 我将动态数字延迟寄存器配置为添加一个低时钟，即12高和13低。 我已尝试按照数据表9.3 ．3.3 部分中的示例进行操作。 寄存器写入如下所示
写入x143到x13 =>设置sync_mode =3要允许脉冲程序触发数字延迟，请清除SYSREF寄存器
Write x13E to x00 =>设置一个同步脉冲。 不确定是否有必要这样做
写入X139至x02 =>启用基于脉冲的同步
写入x142至x01 =>为333ps编程数字延迟的1个步骤
写入x143到x19 =>设置回SYNC_MODE = 1
写入X139至x00 =>恢复正常同步
当我执行上述序列时，不是延迟启用的时钟一个VCO时钟，有时会延迟1个，有时甚至更多。 每个写入到寄存器x142的额外延迟数似乎是随机的。 我添加了x13E写入以尝试获得一个时钟，但它似乎没有什么区别。
是否有通过一个VCO时钟延迟输出时钟所需的寄存器写入序列示例？ 我所说的是指定写入的寄存器地址和值的内容，而不仅仅是可能被误解的书面描述，如9.3 ．3.3 部分中的描述。
任何见解都值得赞赏。
Chris Johnson
