• 状态 Resolved
  • 已锁定 已锁定
  • 回复 2 回复
  • 订户 0 订户
  • 视图 179 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] LMK0.4828万：LMK0.4828万：绕过PLL2 VCO

admin
Guru**** 2553450 points


请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/593159/lmk04828-lmk04828-bypassing-pll2-vco

部件号：LMK0.4828万

大家好，团队：

我的客户希望绕过PLL2和内部VCO模式使用LMK0.4828万。

参考信号被传递到CLKin0 (122.88MHz)，外部VCXO连接到FIN或ExtVCO (CLKin1/FBCLKIN)，FBMux被启用，它将ExtVCO路由到PLL1 N分配器。

我认为工作正常，但我希望得到您的确认和意见。 非常感谢！

  • 0
    TI__Guru**** 2553450 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    您好，

    通常，我建议您只需提供OSCin的参考，并使用PLL2进行单回路，将输入提供给OSCin，将VCXO提供给CLKin1作为外部VCO。

    但是，您可能想要使用PLL1的抑制功能？ 我没有测试过，但我认为它可以正常工作。 注意：您可以简化而不是使用缓冲区/分离器。 将VCXO连接至OSCin。 然后将OSCOUT连接到CLKin1进行分配。 缺点是您的设备时钟通过两个缓冲区路径。 优点是，如果现在提供SYSREF，则时间安排更紧密...尽管在245.76 MHz可能不是一个可怕的问题。

    另一种使用PLL2而不是PLL1的想法是，如果您想要保持连接CPout1和CPout2，您仍可以在某种程度上利用保持，在输入保持时，需要执行一些额外的工作来三态CPout2。

    73岁
    Timothy
  • 0
    TI__Guru**** 2553450 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    嗨，Timothy：

    非常感谢！

    客户不需要使用保留。 您能否解释一下，如果我们使用PLL1并将VCXO连接到OSCin，然后将OSCOut连接到CLKin1，则正时会更紧密地对齐？

    我认为如果使用PLL1，我们也可以简化缓冲器/分离器，只需将外部OCXO输出连接到CLKin1以获得反馈并跳过OSCin。

    此致
    纱线。