[参考译文] LMK0.4828万：LMK0.4828万技术支持，适用于TIC pro

张

我不清楚您如何生成此例外。  是否有您与之交互的特定控件触发此错误？ 您能否描述您生成此错误所采取的步骤？

能否导航至 C：\Program Files (x86)\Texas Instruments \TIC Pro，并共享ErrorLog00.txt文件和log00.txt/log01.txt文件(如果存在)？

此致，

Derek Payne

您好，Derek，

附加以供您评估，谢谢。

e2e.ti.com/.../ErrorLog00.txte2e.ti.com/.../4137.log000.txt

张

我在代码中确定了三个可能会引起您描述的错误的地方：

1. 正在尝试加载配置
2. 正在尝试保存配置
3. 尝试 从"USB Communications -> Interface"(USB通信->接口)菜单打开Communication Setup (通信设置)对话框。

您尝试了以下哪一项？

---

我已经查看了您的配置请求，在继续之前我有一些意见：

• 您将无法获得160MHz VCXO以生成所需的频率。  我建议使用122.88MHz VCXO，因为这将更容易在PLL2中生成2457.6MHz VCO频率。
• 在CLKin2路径上使用156.25MHz时钟以及10MHz基准和122.88MHz VCXO，可将PLL1的最佳情况下PFD频率降至10kHz；这不一定是环路稳定性或相位噪声的问题，但PLL1锁定需要很长时间。
• 我看到一些输出使用7.68MHz时钟作为SYNC或SYSREF。 您是否计划在任何地方将此作为连续时钟使用？ 请注意，只有一个SYSREF分配机制，这意味着使用SYSREF分配器的所有输出必须是全脉冲或全连续的。
• 应该使用哪些输入和输出格式(例如 LVPECL，LVDS)？

此致，

Derek Payne

您好，Derek，

错误是load a configruration，我们选择File --> load ----- LMK0.4828万，错误显示为连接；

对于第2部分，我们将首先测试，非常感谢您的支持

您好，Derek，

关于第2条，请参阅以下答复：

• 您将无法获得160MHz VCXO以生成所需的频率。  我建议使用122.88MHz VCXO，因为这将更容易在PLL2中生成2457.6MHz VCO频率。
• -------- [Dongliang]好的，我们将VCXO更新为122.99MHz；
• 在CLKin2路径上使用156.25MHz时钟以及10MHz基准和122.88MHz VCXO，可将PLL1的最佳情况下PFD频率降至10kHz；这不一定是环路稳定性或相位噪声的问题，但PLL1锁定需要很长时间。
• -------- 【东良】156.25MHz是SFP时钟恢复，FPGA将 进行频分，如何设置频率？
• 我看到一些输出使用7.68MHz时钟作为SYNC或SYSREF。 您是否计划在任何地方将此作为连续时钟使用？ 请注意，只有一个SYSREF分配机制，这意味着使用SYSREF分配器的所有输出必须是全脉冲或全连续的。
• -------- [东梁]是的，所有SYSREF分压器都是连续的；
• 应该使用哪些输入和输出格式(例如 LVPECL，LVDS)？
• -------- [Dongliang] DOUT3、DOUT6、DOUT12的输出信号 为LVPECL；DOUT7、DOUT8、DOUT9 的输出信号为LVDS；10MHz的输入信号为3.3V，示意图为attahc，谢谢。
• e2e.ti.com/.../8228.LMK04828-SCH.pdf</s>0.4828万