• 状态 Resolved
  • 已锁定 已锁定
  • 个回复 5 个回复
  • 名订阅用户 0 名订阅用户
  • 次查看 242 次查看
  • 用户 0 名在线用户
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] CDCE6.2005万EVM：当频率改变时，它将不同步。

admin
Guru**** 655270 points
Other Parts Discussed in Thread: CDCM6208
请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/1094723/cdce62005evm-when-the-frequency-shifts-it-will-be-out-of-sync

部件号：CDCE6.2005万EVM
主题中讨论的其他部件： CDCM6208

我想创建一个随频率波动的参考信号变化的乘法波。
我想同步1.7MHz的参考信号并将其在±Ω 2 % 范围内更改。
由于使用评估模块(CDCE6.2005万EVM)进行了测试，以前大约有50Hz的同步丢失。
当然，当直接设置为最大和最小频率时，同步。
频率变化足够慢。

我不知道原因，所以我想获得一些建议。

-------- 测试日期-----------

远距离频率：1.7MHz (1.666～1.734MHz)
参考除法器:1/1
1.602 －1.721 ：已锁定
外面   ：解锁

输出频率：163.2MHz (159.936～166.464MHz):Ref*96
输出除法器:1/4

VCO频率：1.9584GHz (1.91.9232万～1.99.7568万GHz)
预分度:1/3
反馈除法器：1/384
VCO1已使用

  • 0
    TI__Guru**** 655270 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好，

    如果频率更改太多，您必须重新校准VCO，否则它将失去锁定。 我认为您正在寻找一款能够在相当宽的范围内执行无干扰频率增量/减量的设备。 应该是CDCM6208。 FOD的最后12位(FRACDIV[11:0])可以即时更改。

    此致，
    好

  • 0
    TI__Guru**** 655270 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    尊敬的： 好

    感谢您的建议。

    >频率更改太多时，您必须重新校准VCO，否则VCO将失去锁定。

    我在另一个线程(e2e.ti.com/.../cdce6.2005万-vco-calibration-word)中发现了子频段。
    这是否意味着当频率超出子频段时释放锁？
    子频带的带宽是否在数据表等中列出？


    >FOD的最后12位(FRACDIV[11:0])可以即时更改。

    这是否意味着监控参考频率和更改PC上的寄存器？
    该流程不能满足我的需求。 使用时，我希望它可以独立运行，而不连接到PC。
    这是否意味着在监控频率的同时更改PC上的寄存器？
    该流程不能满足我的需求。 使用时，我希望它在没有PC的情况下独立运行。

    我将阅读CDCM6208的数据表。

    此致，

    Okada

  • 0
    TI__Guru**** 655270 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好，Okada，

    很抱歉，我误解了您的问题。 如果参考频率发生变化且PLL配置固定，则 有两个选项：(1)当频率发生变化时，您仍需要手动重新校准VCO，(2)否则，您需要将PLL环路带宽设置为非常宽(尽可能宽)。 如果它仍然不起作用，您可能需要找到一些时钟和数据恢复设备，因为这不是通常使用时钟PLL的方式。 时钟PLL通常锁定到相当稳定的参考值(小于100 ppm)。

    此致，
    好

  • 0
    TI__Guru**** 655270 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    尊敬的： 好

    再次感谢您的回复。

    >然后有两个选项：(1)当频率改变时，您仍需要手动重新校准VCO，(2)否则您需要将PLL环路带宽设置为非常宽(尽可能宽)。

    是的。
    由于我的参考频率不断变化，因此无法使用方法(1)。 因此，选择了(2)。
    我认为我可以不断地将内置VCO的频率从最小值更改为最大值，但实际上，这不是一种规范。 我对此感到非常失望。
    (我认为TI应该将其写入数据表中。)

    顺便说一句，我还能通过哪些其他方式实现我最初的目标？
    如果您能教我，我将不胜感激。

    此致，

    Okada

  • 0
    TI__Guru**** 655270 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好，Okada，

    通常有一组电容器可供选择用于LC VCO。 因此，在更改VCO频率时，您需要进行VCO校准，以便选择正确的设置。 如果增加PLL环路带宽仍无法解决问题，那么很遗憾，我无法从时钟产品组合中找到其他解决方案。 如前所述，您可能需要查找一些CDR设备，但我对细节不是很熟悉。

    此致，
    好