This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/1115615/lmk04826-application-problem
大家好、
客户提出一些问题。 请您帮助我回答。非常感谢。
LMK04826的保持功能有以下问题： 1.在何处设置 HOLD 状态的进入和退出条件？ 2.如何检查保持状态的性能变化和输出时钟下降的趋势？ 3.在禁止条件下是否有时间长度设置？
您好！
LMK04826 数据表第9.3.7.2和9.3.7.4节 显示了进入和退出保持状态的各种方法。
2. 在保持期间、如果 PLL2在进入保持模式之前锁定、即使在解锁 PLL1之后、PLL2仍会显示锁定。 请参阅第9.3.7.3节。
退出保持取决于 VCXO 频率、ppm 规格、 PLL1_WND_SIZE 和 HOLDOW_DLD_CNT 等各种因素。 请参阅第9.3.7.5和10.2节。
谢谢！
此致、 Ajeet Pal
