[参考译文] LMK04803BEVAL：申请获取 LMK04803评估板原理图和设计文件

您好、支持团队、

已等待您对上述内容的反馈和指导。  

您好、Maitry、

很抱歉耽误你的时间。

您将为 PLL1提供什么输入频率。

如果您需要110MHz 输出、则不建议将122.88MHz VCXO 用于 PLL1并用作 PLL2的输入。 对于110MHz 输出、您需要在 PLL2上使用1980MHz VCO 频率。 这样、您就可以使用110或99MHz VCXO。

请注意、LMK0480x 系列中的两个 PLL 都是整数 N PLL。

借助 LMK04803、您将在110MHz 时钟下实现大约140fs 的 rms 输出抖动：

LMK04832可让您低于100fs rms (10kHz 至20MHz)：

此致、

Julian

您好！  

对于 LMK04803， 我从您的回答中了解到，我们需要在 PLL2的输入和 PLL1的输入(参考时钟)上使用110MHz 商用可用 VCXO，我们可以从 crystek 使用它，

通过在双 PLL 模式下使用 LMK04803、可以获得140飞秒的抖动。  

或者、我们能否通过将 PLL1断电来仅使用 PLL2以在单 PLL 模式下使用 LMK04803？

请分享您的观点。

您好！

如果您具有干净的基准、则无需基于 VCXO 的 PLL 环路(PLL1)。

您可以在 PLLatinum Sim 中对相位噪声进行建模。 在此处输入在对 PLL2进行建模时的基准相位噪声(中间或高级模式)：

是的 PLL2可单独使用：

此致、

Julian

您好 Julian、

感谢您的准确回答。  

是的、在双 PLL 模式下、PLL1用于清理输入基准时钟。  

因此、由于我没有干净的源、并且只有20MHz 和60MHz 等较低频率的 VCXO。 因此、我计划在 PLL1和 PLL2的输入端使用相同的60MHz VCXO 来生成110MHz。 因为可以使用60MHz 输入基准设置1980 MHz VCO。