[参考译文] LMK04832：申请进行设计审查

admin

Other Parts Discussed in Thread: LMK04832

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/1060792/lmk04832-request-for-design-review

器件型号：LMK04832

大家好、

我们在设计中使用 LMK04832为高速串行接口和 FPGA 计时生成参考时钟。我们在单环路模式(仅 PLL2)下使用 LMK04832。我请求您查看设计并提供反馈。

pFA Zip 文件包含 PDF 格式的原理图、以及 Ticspro 和 PLLatinum 文件、供您参考。

我们使用的是2500MHz PLL2的 VCO0、并且连接到 LMK OSCin 的 LVPECL 振荡器的输入基准为156.25MHz。由于 PLL2 PDF 将是156.25、因此可在输出端提供更好的抖动性能。您对 XO 频率有何建议？另请查看 LMK 的功率部分。

e2e.ti.com/.../LMK04832_5F00_ti_5F00_query.zip

提前感谢、

Kiran

4 年多前

0 admin 4 年多前

TI__Guru**** 2546490 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好 Kiran、

您的设计原理图看起来很好、配置文件也很好。

在2500MHz VCO 频率下、除41.66MHz 以外的所有其它所需频率均可使用。理想情况下、当 VCO 为2500MHz 且通道分频器值为60时、您可以得到频率41.66666...MHz、该频率为十进制。您能否确保实际所需的频率- 41.66MHz？

以下字文件根据收到的原理图的反馈意见进行更新。您可以遵循相同的操作。

e2e.ti.com/.../20211209-_2D00_-TI-HW_5F00_Review_5F00_Mistral_2D00_LMK04832_2D00_DesignRef.docx

此致、

Ajeet Pal

0 admin 4 年多前

TI__Guru**** 2546490 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好、Ajeet、

感谢您的更新。

[引用 userid="256990" URL"~/support/clock-timing-group/clock-and-timing/f/clock-timing-forum 1060792/lmk04832-request-for -design-review /3924329#3924329"]在2500MHz VCO 频率下、除41.66MHz 外、所有其他所需频率均可使用。理想情况下、当 VCO 为2500MHz 且通道分频器值为60时、您可以得到频率41.66666...MHz、该频率为十进制。您能否确保实际所需的频率- 41.66MHz？ [/报价]

这些通道所需的最大频率为41.66MHz、实际所需频率可介于40MHz 和41.666MHz 之间。

关于 XO 选择、选择156.25MHz 是否正常或您是否建议使用较低的频率？请确认。

根据 TI 的建议、为基于接收器内部或外部终端的所有 LVDS 输出添加了560 Ω/100 Ω 终端。此外、还会根据附加文档中的图像更新环路滤波器值。

PFA 更新了包含客户反馈的字文件。

e2e.ti.com/.../20211209-_2D00_-TI-HW_5F00_Review_5F00_Mistral_2D00_LMK04832_2D00_DesignRef_5F00_customer_5F00_fb_5F00_updated.docx

我们的板是3U VPX、我们有严格的空间限制、可以为每个电源引脚添加铁氧体磁珠。用与 EVM 中相同的值更新了分页。如果我们采用我们的设计(使用很少的铁氧体磁珠)、是否会导致性能严重下降？

请告诉我们您对此有何看法。

提前感谢

Kiran

0 admin 4 年多前

TI__Guru**** 2546490 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好 Kiran、

[引用 userid="467690" URL"~/support/clock-timing-group/clock-and-timing/f/clock-timing-forum 1060792/lmk04832-request-for -design-review /3925585#3925585"]

这些通道所需的最大频率为41.66MHz、实际所需频率可介于40MHz 和41.666MHz 之间。

关于 XO 选择、选择156.25MHz 是否正常或您是否建议使用较低的频率？请确认。

[/报价]

根据您选择的 VCO0频率2500MHz、它可以生成介于40MHz 和41.6666MHz 之间的频率。

156.25MHz XO 很适合生成所需的频率、因为它是选定 VCO 频率的整数除法。

[引用 userid="467690" URL"~/support/clock-timing-group/clock-and-timing/f/clock-timing-forum 1060792/lmk04832-request-for -design-review /3925585#3925585]]我们的板是3U VPX、我们有足够的空间限制为每个电源引脚添加铁氧体磁珠。用与 EVM 中相同的值更新了分页。如果我们采用我们的设计(使用很少的铁氧体磁珠)，是否会导致性能严重下降？

LMK04832包含用于 VCO 和其他内部块的内部稳压器。时钟输出(时钟组 VCC 引脚)没有内部稳压器、因此需要具有足够输出电流能力的干净电源来实现最佳性能。提供的"分频值"对于每个电源引脚上的噪声滤波很有用。但需要使用铁氧体磁珠来改善时钟组输出之间的串扰。可以消除铁氧体磁珠、或者时钟组电源引脚可以连接在一起、以便输出具有相同频率的时钟、或者可以承受不同频率的输出之间的潜在串扰。

您可以根据时钟组进一步优化时钟输出频率、并可以移除(避免)一些共用相同频率的铁氧体磁珠。

谢谢！

此致、

Ajeet Pal

时钟和时序（参考译文帖）

时钟和时序（参考译文帖）(Read Only)

[参考译文] LMK04832：申请进行设计审查