[参考译文] LMK04828：OSCin 说明

艺术、

它们可以将正桥臂_P 用于任一输入。 OSCin 仅使用_N 输入、因为 VCXO 制造商经常在同一封装中的6引脚封装和4引脚封装之间进行交替、并且 OSCin_N 连接到始终存在的输出引脚。 CLKin1_N 选择是任意的。

OSCin 最大单端交流耦合信号摆幅为2.4V。 OSCin 缓冲器的设计与 CLKIN 缓冲器略有不同。 超过这些限值的信号摆幅会压缩输入级并增加近端相位噪声。

如果需要使用3.3V 电源驱动、例如 LVCMOS、建议使用电阻分压器来减小信号摆幅。 例如、EVM 上的 R4和 R61形成一个分压器、该分压器将 VCXO 的~3V LVCMOS 输出衰减至大约1V。

此致、

Derek Payne

艺术、

感谢您的提醒 ping、由于某种原因、我没有收到有关此主题的通知。

根据超出建议范围的电压偏移和信号的压摆率、可能会发生一些影响：

• 从2.4V 到3.0V 的信号摆幅、这将使输入放大器结构受到压缩。 这不会对器件运行产生长期影响、也不会导致电流消耗的任何明显变化、但在压缩中、输入级 BJT 会饱和、恢复到线性运行所需的时间稍长。 这对相位噪声的确切影响很难量化、并且很大程度上取决于波形和压摆率；在最坏的情况下、我预计总体降级不会超过几 dB。 从传闻来看、我通常以+14dBm 的功率将正弦波信号发生器以10MHz 波形运行到 LMK04828 CLKIN 级、因为10MHz 正弦波上的转换率通常不够高、无法实现一致的锁定； 我不记得曾经看到 PLL 噪声的影响超过了基准的近端噪声。 但是、我已经看到 PLL 噪声在 OSCin 中增加了1或2 dB+ 14dBm 100MHz Wenzel 振荡器...
• 高于3.0V 的信号摆幅、根据压摆率的不同、通过内部交流耦合到 BJT 输入级的输入电流会导致输入上的钳位二极管过冲和下冲跳闸。 由于正弦波的峰值和谷底的压摆率非常低、因此仅超过可接受裕度的正弦波不会产生太大的影响。 但例如、LVCMOS 3.3V 信号可能会出现长期应力输入钳位结构的过冲和下冲、尤其是在高温下。
• 另一个不常见的注意事项：OSCin 引脚上的内部共模偏置发生器电路标称值为1.7V、并且有三个反向并联二极管钳制从 P 到 N 的信号摆幅(因此差分信号摆幅限制)。 但是、该共模电压仅为标称值1.7V、并且可以在整个过程和电源电压之间进行±100mV 的转换... 如果单端信号摆幅太大且共模与标称值偏移、则可以激活这些反向并联二极管、并可以上拉或下拉未使用的引脚电压。 由于为未使用引脚推荐的电路是一个连接到 GND 的0.1µF μ F 电容器、因此在极高的信号摆幅下、这会导致钳位结构内的高功率耗散、 最终、该钳位结构可能会降级或失效、从而极大地影响相位噪声、甚至损坏超出使用范围的 OSCin 缓冲器。

数据表中的限制是出于某种原因指定的、客户应尝试遵循这些限制。

此致、

Derek Payne