[参考译文] LMK03328：锁定时间

admin

Other Parts Discussed in Thread: LMK03328

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/1158030/lmk03328-lock-time

器件型号：LMK03328

大家好

如果我们问 LMK03328、您会介意吗？

我们要确认环路带=10kHz 和环路带=600kHz 之间的锁定时间。
您能否参阅以下图表；
■CH1=REF (外部)、CH2=OUT7、CH3=STAT0 (LOCK)_LBW=10kHz、锁定时间

■CH1=REF (外部)、CH2=OUT7、CH3=STAT0 (LOCK)_LBW=600kHz、锁定时间

我们尝试确认在每个环路设置的情况下是否存在差异。
但有一些差异。行为是否正确？

然后、数据表显示了如下所示的"PLL 被锁定且有效输出可用"；

在计算过程中、Txo、 Tcal-PLL 和 Tvco2是相同的值。
TLOCK-PLL2 (PLL2锁定时间)是 PLL2的~4/LBW。
如果 LBW = 10kHz：40uS
如果 LBW = 600kHz：1.67us
在图中、时间范围为2ms、因此在 LBW=10kHz 的情况下、锁定时间应缩短。
您可以向我们提供您的意见吗？

此致、

大田松本

3 年多前

0 admin 3 年多前

TI__Guru**** 2391155 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

Hirotaka、您好！

您是否更改了外部电容器 C2？窄 LP BW 需要大约22uF 的外部 C2值、而较大的 LP BW 需要3300pF 的外部 C2。我看到上面的图是相同的。

我不完全确定您在这里要问什么？ PLL 锁定时间通常是在器件处于一个频率时测量的、例如 f1和我们对新输出频率 f2进行编程、f1和切换到 f2之间的延迟将是锁定时间。 PLL 锁定时间不是由基准信号可用和输出可见之间的延迟来测量的。

您是否询问当基准可用或器件通电时、PLL 锁定需要多长时间？

此致、

维森特

0 admin 3 年多前

TI__Guru**** 2391155 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

圣维森特

感谢你的答复。

您是否更改了外部电容器 C2？
->是的，我们安装了每个电容，如以下环路带宽设置。除了 C2、我们使用寄存器配置 RC 常数设置。

您是否询问当基准可用或器件通电时、PLL 锁定需要多长时间？
->我们想问"何时有参考可用"。
我们假设从基准时钟输入可用开始的锁定时间与环路频带设置有关。
但是、在 LBW = 10kHz 和 LBW = 600kHz 之间没有差异。
数据表显示 TLOCK-PLL2 (PLL2锁定时间)是 PLL2的~4/LBW。
如果 LBW = 10kHz：40uS
如果 LBW = 600kHz：1.67us

此致、

大田松本