尊敬的团队
我在同步分离器设计的应用中使用 LMH1981 IC。 在这里、我要将 HSOUT 和 VSOUT 馈送到 FPGA。
但在数据表的第18页中、它 kΩ"所有输出信号的电阻负载应约为10k Ω、电容负载小于10pF、包括寄生电容、以实现最佳信号质量。"
但在本参考设计中、我找到了这些负载电路。
请告诉我是否需要这些负载端接、为什么?
我已经连接了我的设计电路供您参考、如果设计中需要偏差、请告诉我
谢谢、此致
巴尔卡斯
This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
尊敬的团队
我在同步分离器设计的应用中使用 LMH1981 IC。 在这里、我要将 HSOUT 和 VSOUT 馈送到 FPGA。
但在数据表的第18页中、它 kΩ"所有输出信号的电阻负载应约为10k Ω、电容负载小于10pF、包括寄生电容、以实现最佳信号质量。"
但在本参考设计中、我找到了这些负载电路。
请告诉我是否需要这些负载端接、为什么?
我已经连接了我的设计电路供您参考、如果设计中需要偏差、请告诉我
谢谢、此致
巴尔卡斯
您好、Balkis、
我们没有理由在第18页发表这种声明、尽管从数据表声明中可以看出、这似乎与最佳计时抖动性能相关。 这是可选的、因为我们提供的 EVM 不提供这些设置。
我在图2中看到的与 OUT 测试电路的唯一区别是从原理图上的'CVBS/Y/G'或'TRI_LEVEL_INPUT'到接地。 请确保您的阻抗与此匹 配、因为此处需要75欧姆同轴电缆连接、或者需要布线到另一个器件、并且我无法看到'TRI_LEVEL_INPUT'端接的位置。
未使用的输出引脚9 (视频格式)、12 (复合同步)、13 (突发/后沿计时)和14 (奇数/偶数字段)可以保留为相同的状态、但如果您也希望监控复合同步、则可以遵循与 VSOUT 和 HSOUT 相似的终止规则。
希望这对我们有所帮助!