[参考译文] LMK04832：用于双 PLL 的 PLLatinum Sim

Joe、您好！

步骤看起来正常。 您还需要在步骤(1)中导入 OSC 相位噪声和 VCO 相位、以准确地对噪声输入和外部 VCO 进行建模、并观察环路滤波器对清除输入抖动的影响。  此外、在保存用于导入到 PLL2的 OSC 源噪声的 PLL1输出时、可以取消选中启用输出/分频器噪声。  

您可能需要将环路带宽设置为"Auto"并重新计算、以获得一些实际的环路滤波电容器组件值。 通常、设计60至80度的相位裕度以实现稳定性。

此致、
通道

Joe、您好！

我在 PLLatinum Sim 中检查了您的文件。 限制环路带宽(LBW)将为环路滤波器产生最佳结果、而不是使用自动开启环路带宽。 我还使用了电容值步长= 10%、电阻值步长= 1%。 在0.001kHz 至0.1kHz 的 LBW 限制下、对于环路滤波器组件值合理的 PLL1、抖动为113.9fs。

对于 PLL2、我认为您希望使用 VCO1选项、而不是外部 VCO。 对于 PLL2 LBW、您可能会使用100kHz 至400kHz 的限制。  

当您导出 PLL1相位噪声(数据导出->导出跟踪->相位噪声总计、未选中启用输出/分频器噪声)时、将其导入为 PLL2的输入源(OSC)噪声

此致、
通道

Joe、您好！

很高兴为您提供帮助。 如果您不想在公共论坛中共享信息、我们可以离线查看。 在 E2E 上向我发送个人消息、或通过 cts_clkgen_flex@list.ti.com 向我们发送电子邮件

此致、
通道