主题中讨论的其他器件: LMK00304
大家好、
我的客户 遇到 LMX2572的 PLL 锁定问题。 如果部件的基准时钟没有50%的占空比、PLL 将不会锁定。 它们 不使用倍频器。 数据表中未提及对50%占空比的需求。 它们旨在使用30%的占空比、但不会锁定。 这是使用评估板进行测试的。
您能否 确认此器件需要大约50%的占空比才能锁定、并请提供最小参考时钟占空比?
谢谢、
康妮
This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
大家好、
我的客户 遇到 LMX2572的 PLL 锁定问题。 如果部件的基准时钟没有50%的占空比、PLL 将不会锁定。 它们 不使用倍频器。 数据表中未提及对50%占空比的需求。 它们旨在使用30%的占空比、但不会锁定。 这是使用评估板进行测试的。
您能否 确认此器件需要大约50%的占空比才能锁定、并请提供最小参考时钟占空比?
谢谢、
康妮
尊敬的康妮:
我们很少使用非50%占空比参考时钟来测量性能、因为这不是 PLL/合成器的常见用例、因此我们在这方面没有测试数据。 正如我之前说过的、理论上、它应该锁定、因为 R 计数器只会查找基准时钟的上升沿、因此占空比无关紧要。
LMK00304的 VID 是否为0.3V? 如果是这种情况、应该可以。 LMK00304的规格要求最小0.15V
我猜锁定问题不是由于占空比、而是参考时钟的质量。 我 怀疑、除了占空比、相位噪声和周期到周期抖动也很糟糕。 我认为我们的重点应该是解决缓冲器问题、而不是尝试调整合成器(我不确定是否可能这样做)、因此不明智的决定是为合成器提供质量不佳的参考时钟。
尊敬的康妮:
向 CLKIN/CLKIN*提供差分 LVPECL 输入比仅使用一个差分输出构成对和 LVCMOS 时钟终端更有意义
如果您使用的是 LVCMOS 驱动程序、并且遇到了占空比失真的相同问题、 请考虑以下调试步骤:
LMK00304 CLKIN 输入的内部偏置为1.4、但 您共享的波形中时钟的共模电压为 GND。
您可以检查以确认时钟输入连接到 CLKIN,CLKIN*是交流耦合到 GND。
您还可以测量 CLKIN/CLKIN*引脚以检查直流偏置。
您还可以尝试对时钟输入进行直流耦合、如图26所示。
此致、
通道