• 状态 Resolved
  • 已锁定 已锁定
  • 回复 1 回复
  • 订户 0 订户
  • 视图 106 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] CDCI6214：晶体振荡器的频率容差

admin
Guru**** 2587365 points


请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/988561/cdci6214-frequency-tolerance-of-crystal-oscillator

器件型号：CDCI6214

尊敬的技术支持团队：

我正在尝试向具有晶体振荡器的 REFP 提供25MHz 单端时钟(LVCMOS)。

是否可以使用频率容差为±50ppm 或±100ppm 的晶体振荡器？

在数据表中未找到频率容差(±25ppm、±50ppm 等)的说明。

它用于 PCIe 时钟。

此致、

TTD

  • 0
    TI__Guru**** 2587365 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好 TTD、

    将在此器件的输入到输出之间跟踪输入频率容差。 由于 PLL 锁定、可能会有所降低、但这不会改变基准输入的固有频率稳定性。

    对于 PCIe 特定用例、通用(CC)或独立(IR) REFCLK 的 REFCLK 架构会响应不同的抖动传输功能。 在交换基准时钟抖动和 PLL 特性时、请记住这一点。