请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：CDCLVD1212 我正在使用 CDCLVD1212，希望可以选择关闭缓冲器的输出。
我注意到数据表的表1提供了一个输出为静态的选项。 我在数据表中找不到静态的定义。
问题：
"静态"是否意味着输出为高阻抗或预先确定的逻辑电平，如果是最后一个，我们是否需要拉电阻器来设置"静态"输出？
对于 IN_SEL，FPGA 高阻抗输出是否是有效的“开路”？
IN_SEL 是否能够处理0或1与高阻抗之间的动态切换？
