[参考译文] LMK04832：RFSOC LMK04832 -&gt；LMX2594时钟输出抖动

admin

Other Parts Discussed in Thread: LMX2594, LMK04832

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/877397/lmk04832-rfsoc-lmk04832---lmx2594-clock-output-jitter

器件型号：LMK04832
Thread 中讨论的其他器件：LMX2594、

似乎我使用的是同一个板(基于参考文章中的原理图屏幕截图)、并且无法使用双环路模式。似乎我们在 RFSOC DAC 输出上具有明显的抖动、我们认为这与参考时钟相关。

该器件在单环路模式下进行配置、如所附的驱动器文件中所示。

此外、该器件还为一对 LMX2594器件供电、然后用于向 RFSOC DAC 逻辑块提供3.93216 GHz 参考时钟。此外、还附加了这些器件的配置文件。

对于我们的配置是否有任何改进时钟抖动性能的建议？遗憾的是、我们无法修改/修改第三方电路板以在 OSC_N 引脚上包含上述.1uF 电容。

Thankse2e.ti.com/.../lmk04832.tcse2e.ti.com/.../lmx2594.tcs

5 年多前

0 admin 5 年多前

TI__Guru**** 2546020 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好、Alexander、

LMK04832 PLL2输入连接到 TCS 文件中的 CLKin1。链接的帖子中的原理图显示了 CLKin1上的0.1µF Ω 至 GND。如果您的配置从 CLKin1获取122.88MHz 输入、并且原理图与链接帖子中的原理图相同、我认为您不会遇到输入配置问题。

在您发送的文件中、有一个持续 SYSREF 有效、频率为7.68MHz。此外、大多数 SYSREF 输出的格式为 CMOS (NORM/NORM)。该单端信号将与器件时钟发生明显串扰、并且可能是应用中的一个较大噪声源、因为7.68MHz 是大多数12K-20M 数据转换器的带内杂散。如果有一种方法可以在 SYSREF 处于脉冲模式或完全关闭的情况下检查应用性能、我建议先检查这一点。如果 SYSREF 必须是连续的、是否可以将 CMOS 信号置于差分模式(标准/反相)？这可能会对您有所帮助。

此致、

0 admin 5 年多前

TI__Guru**** 2546020 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

尊敬的 Derek：

感谢您查看 TICS 文件。

我们将 CLKin1直接用于 PLL2、并观察到电路板上的 DLD 锁定指示灯 LED。我参考了另一篇文章、了解我们为什么无法使用双环路配置来提高抖动性能。

我已禁用 CMOS NORM/NORM SYSREF 输出、并且没有看到我们在 DAC 输出上看到的抖动问题有任何改善。

您还有其他建议要尝试吗？

谢谢、

Alex

0 admin 5 年多前

TI__Guru**** 2546020 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

尊敬的 Alex：

我确实看到您的 PLL1_NCLK_MUX 状态设置为保留值、这可能会对 PLL2_NCLK_MUX 信号造成一些干扰。您可以尝试将其设置为允许的值。

除此之外、我没有看到任何可以说明抖动值增加的原因的东西。作为实验、您可以尝试移除 VCXO 信号、禁用 PLL1、并在 CLKin1到 PLL2之间放置一个干净的时钟。根据使用的频率(122.88MHz 或2949.12MHz)、您可以确定出现噪声问题的阶段。

此致、

时钟和时序（参考译文帖）

时钟和时序（参考译文帖）(Read Only)

[参考译文] LMK04832：RFSOC LMK04832 -&gt；LMX2594时钟输出抖动