[参考译文] LMK04828BEVM：采用外部 VCO 模式的 LMK04828配置

admin

Other Parts Discussed in Thread: LMK04828BEVM, LMK04828

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

器件型号：LMK04828BEVM
主题中讨论的其他器件： LMK04828

尊敬的同事：

我们的客户存在以下问题：

使用外部 VCO 模式(J6)时、加载文件 lmk 配置_external_clock 后。 CFG、PLL1和 PLL2锁定状态指示灯均熄灭。 PLL 不工作或外部 VCO 模式不使用 PLL？ ADC 的高速采样时钟输出是否需要八进制？

2.如果不使用 PLL、外部输入时钟源是否需要高频？但我看到数据表中 Fin 的输入范围是0.001~750MHz、因此我们如何理解它。

此致、

罗克苏

0 admin 5 年多前

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好、Rock Su、

我不确定您对文件"lmk_config_external_clock"所指的是什么、但似乎他们希望使用 Fin 输入进行操作。如果 Fin 用作 PLL2包含在环路中的外部 VCO、则确保来自 CPout2的信号连接到 VCO 的调谐电压输入、并且 VCO 信号连接到 Fin. 默认情况下、LMK04828BEVM 上不包含外部 VCO。

另一方面、如果客户希望使用 Fin 作为输入信号并通过 LMK04828分频器和输出进行分配、则在此配置中不使用 PLL1和 PLL2。至于 ADC 的高速采样时钟、在许多情况下、ADC 具有内部时钟乘法器、并且可以接受频率较低的时钟信号。
通常、如果不使用 PLL、外部时钟信号的频率应更高。从数据表中：

750MHz 输入频率限制仅适用于具有外部反馈的0延迟模式、或用于通过 PLL1 R 分频器分频的 CLKIN 输入。对于正常的 PLL2操作或分配模式(PLL 关闭)、fin 频率可高达3100 MHz。

此致、

时钟和时序（参考译文帖）(Read Only)