[参考译文] LMX2594EVM：状态机时钟效果

你好！

我已经完成了一些禁用状态机时钟的测试。 这真的很好、由于机器时钟而产生的杂散并不微不足道(其中一些时钟超过10 dB)。 我想现在将状态机时钟保持禁用状态、但我想确保配置不会出错、因此：

你知道在这种情况下是否有不利影响吗？ 我在全辅助模式下使用 PLL 以获得尽可能最佳的锁定时间、恐怕在接下来的几周里会有坏消息迫使我让状态机时钟运行。 因此、如果您知道使用该配置时出现了一些故障、那么很高兴知道这一点。

主题的变化、对我来说、当我们讨论 PLL 时、3个参数很重要：

--相位噪声

--伪波

--锁定时间

如果我错了，请告诉我，但校准算法的目的似乎是优化相位噪声(对吧？)。 但是、这一点可以在牺牲其他两个参数的情况下实现。 在我的 µs 过程中、我看到锁定时间测量值的75%小于30 μ s。 µs、其中一些器件的使用寿命可能超过150 μ s。 这些测试是在完全辅助模式下使用来自无辅助模式(VCO_SEL、CAPCTRL 和 DACISET)的校准数据完成的。 我还看到、使用校准数据、一些频率配置为我提供了一个充满不良杂散的频谱、但是、改变 VCO_SEL、CAPCTRL 和 DACISET 的值给了我更好的频谱和更好的锁定时间。 我的问题是：

--您是否有具体的方法来获得：

－－－－锁定时间好吗？

－－－－－频谱良好？

这两个都是？

提前感谢您

Stephane