主题中讨论的其他器件: LMK04828、 CDCM6208
尊敬的 TI 团队:
感谢您的支持。
我们在其中一个设计中使用 LMK04821。
我们在配置芯片时遇到问题。 在我们对附加文件进行编程后、LMK 输出不会出现。
输入来自馈入 CLKIN1的外部时钟源。外部时钟为30.72MHz
请告知我们设置是否正常。。在所有 DCLKout 上生成122.88MHZ 的 clokout、在所有 SDCLKout 上生成120kHz 的 clokout。
谢谢、
此致、
Sumathi
This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
尊敬的 TI 团队:
感谢您的支持。
我们在其中一个设计中使用 LMK04821。
我们在配置芯片时遇到问题。 在我们对附加文件进行编程后、LMK 输出不会出现。
输入来自馈入 CLKIN1的外部时钟源。外部时钟为30.72MHz
请告知我们设置是否正常。。在所有 DCLKout 上生成122.88MHZ 的 clokout、在所有 SDCLKout 上生成120kHz 的 clokout。
谢谢、
此致、
Sumathi
您好、Sumathi、
图片未将其添加到帖子中、如果它像原理图这样重要、请重新上传。
我看到所有 SYNC_DISx 位都设置为0、SYSREF 来自 CLKin0:
SYNC 和 SYSREF 路径通过 SYSREF 分配路径共享。 如果在 SYNC_DISx 位设置为0时使用 SYSREF、SYSREF 分配路径会将分频器复位信号分配给每个输出。 将分频器与 SYNC 信号同步后、SYNC_DISx 位应设置为1、以防止不必要的分频器复位。
要将 SYSREF 分频器的输出传输到时钟输出、必须将 SYSREF_CLKin0_MUX 更改为 SYSREF_MUX 的源、并将 SYSREF_MUX 设置为允许 SYSREF 输出的模式、例如连续模式。
此致、
尊敬的 Derek:
感谢您的回复。
已进行更正。 我们不会向 clkin0馈送任何信号。
Clkin1被馈送至外部30.72MHz。 我们将 AFE76xx 原理图 LK 电路与 LMK04821搭配使用、而不是 LK04828。 我们需要120kHz 作为 Sysref 输出。
因此、获得反馈 ROM E2E 以使用 LMK04821而不是 LMK04828来获得120kHz 的 Sysref 输出。
请在下面找到相同的 Ticspro 值。
已根据您选择 sysref 的输入进行修改。 现在、为 sysref 输出选择了 Sysref 多路复用器。 之前它是 clkin0。
请查看以下设置、您能否为所有 DCLKOUT 上的122.88MHZ 输出频率生成30.72MHz 的 click1的 tickspro 值、以及在所有 SDCLKOUT 上生成120kHz 的输出频率。
这是寄存器值、请检查
R0 (INIT) 0x000090
R0 0x000010
R2 0x000200
R3 0x000306
R4 0x0004D0
R5 0x00055B
R6 0x000600
R12 0x000C51
R13 0x000D04
R256 0x010006
R257 0x010155
R258 0x010255
R259 0x010301
R260 0x010420
R261 0x010500
R262 0x0106F0
R263 0x010711
R264 0x010806
R265 0x010955
R266 0x010A55
R267 0x010B00
R268 0x010C20
R269 0x010D00
R270 0x010EF0
R271 0x010F11
R272 0x011006
R273 0x011155
R274 0x011255
R275 0x011300
R276 0x011420
R277 0x011500
R278 0x0116F0
R279 0x011711
R280 0x011806
R281 0x011955
R282 0x011A55
R283 0x011B00
R284 0x011C20
R285 0x011D00
R286 0x011EF0
R287 0x011F11
R288 0x012006
R289 0x012155
R290 0x012255
R291 0x012300
R292 0x012420
R293 0x012500
R294 0x0126F0
R295 0x012711
R296 0x012806
R297 0x012955
R298 0x012A55
R299 0x012B00
R300 0x012C20
R301 0x012D00
R302 0x012EF0
R303 0x012F11
R304 0x013006
R305 0x013155
R306 0x013255
R307 0x013300
R308 0x013420
R309 0x013500
R310 0x0136F0
R311 0x013711
R312 0x013825
R313 0x013900
R314 0x013A18
R315 0x013B00
R316 0x013C00
R317 0x013D08
R318 0x013E03
R319 0x013F00
R320 0x014001
R321 0x014100
R322 0x014200
R323 0x014311
R324 0x014480
R325 0x01457F
R326 0x014610
R327 0x01471A
R328 0x014802
R329 0x014942
R330 0x014A02
R331 0x014B16
R332 0x014C00
R333 0x014D00
R334 0x014EC0
R335 0x014F7F
R336 0x015003
R337 0x015102
R338 0x015200
R339 0x015300
R340 0x015478
R341 0x015500
R342 0x015678
R343 0x015700
R344 0x015896
R345 0x015901
R346 0x015AE0
R347 0x015BD4
R348 0x015C20
R349 0x015D00
R350 0x015E00
R351 0x015F0B
R352 0x016000
R353 0x016101
R354 0x016244
R355 0x016300
R356 0x016400
R357 0x01650C
R369 0x0171AA
R370 0x017202
R371 0x017300
R372 0x017414
R380 0x017C15
R381 0x017D33
R358 0x016600
R359 0x016700
R360 0x016803
R361 0x016959
R362 0x016A20
R363 0x016B00
R364 0x016C00
R365 0x016D00
R366 0x016E13
R8189 0x1FFD00
R8190 0x1FFE00
R8191 0x1FFF53
感谢您的快速回复。
请帮助我们尽快解决问题。
此致、
Sumathi
e2e.ti.com/.../LMK04281_5F00_EXT3072MHz_5F00_CLKIN1.tcse2e.ti.com/.../HexRegisterValues_5F00_3072EXT_5F00_CLKIN1.txt
您好、Sumathi、
我建议进行以下更改:
您希望如何触发 SYSREF? 您可以通过设置 SYSREF_MUX=3 (连续)使其持续打开以进行调试。 您还可以启用 SYSREF 脉冲发生器、通过该脉冲发生器写入 SPI 寄存器、并生成1、2、4或8个脉冲。
我创建了一个配置文件、该配置文件连续使用 SYSREF 进行调试、并集成了下面附加的其他更改。
e2e.ti.com/.../0005.LMK04281_5F00_EXT3072MHz_5F00_CLKIN1_5F00_TIedit.tcs
加载配置后、转至 SYNC/SYSREF 页面并单击"SYNC Dividers"按钮、将 SYSREF 与器件时钟对齐。 如果您没有在器件时钟和 SYSREF 之间看到所需的对齐方式、请尝试更改 SYSREF_DDLY 和同步分频器、直到对齐方式看起来正确。 当您对 SYSREF 与器件时钟的对齐感到满意时、请将同步过程复制到您的编程中。 然后、您可以将 SYSREF_MUX 设置为脉冲发生器模式、设置 SYSREF_PLSR_PD=0、SYNC_MODE=3 (同步 SPI (脉冲发生器))。 当您写入 SYSREF_PULSE_CNT 字段时、将生成多个 SYSREF 脉冲。
此致、
尊敬的 Derek:
谢谢、
这与使用 CLKin0的 LMK 设置有关。
我们将使用 LMK 电路、如附件 AFE768xx 中所示。
ticspro 文件已附加。 输入来自 CDCM6208 122.88mhz、馈入 LK04821的 clkin0。 我们遵循了与所附文件中相同的原理图和寄存器设置。
问题是、与射频输出端的 AD9528相比、EVM 误差矢量幅度更高。 此外、射频输出的频率误差为1KHz。
我们怀疑 LMK4821芯片的寄存器有问题。 您能不能建议我们需要微调哪个寄存器设置来减少频率误差。
我们还观察到、当输入被移除时、输出将停止。 时钟来自哪里?
我已经阅读了保留。 您能否告诉我 启用和禁用保持的寄存器设置。
您是否怀疑 LMK 时钟质量如何才能获得良好的 EVM 和频率稳定性
我们希望与您分享我们的设置和寄存器设置
请您分享您的电子邮件 ID
此致、
Sumathi
e2e.ti.com/.../0336.LMK04821_5F00_SYSREF_5F00_120kHz_5F00_setting_5F00_for_5F00_TICS_5F00_Pro.tcse2e.ti.com/.../DC017-_2D00_-AFE768xEVM_2D00_SCH_5F00_C.pdf
尊敬的 Derek:
谢谢、
这与使用 CLKin0的 LMK 设置有关。
我们将使用 LMK 电路、如附件 AFE768xx 中所示。
ticspro 文件已附加。 输入来自 CDCM6208 122.88mhz、馈入 LK04821的 clkin0。 我们遵循了与所附文件中相同的原理图和寄存器设置。
问题是、与射频输出端的 AD9528相比、EVM 误差矢量幅度更高。 此外、射频输出的频率误差为1KHz。
我们怀疑 LMK4821芯片的寄存器有问题。 您能不能建议我们需要微调哪个寄存器设置来减少频率误差。
我们还观察到、当输入被移除时、输出将停止。 时钟来自哪里?
我已经阅读了保留。 您能否告诉我 启用和禁用保持的寄存器设置。
您是否怀疑 LMK 时钟质量如何才能获得良好的 EVM 和频率稳定性
我们希望与您分享我们的设置和寄存器设置
请您与我们分享 Microsoft 团队的电子邮件 ID
此致、
Sumathi
e2e.ti.com/.../6428.LMK04821_5F00_SYSREF_5F00_120kHz_5F00_setting_5F00_for_5F00_TICS_5F00_Pro.tcse2e.ti.com/.../5140.DC017-_2D00_-AFE768xEVM_2D00_SCH_5F00_C.pdf
尊敬的 Derek:
谢谢、
这与使用 CLKin0的 LMK 设置有关。
我们将使用 LMK 电路、如附件 AFE768xx 中所示。
ticspro 文件已附加。 输入来自 CDCM6208 122.88mhz、馈入 LK04821的 clkin0。 我们遵循了与所附文件中相同的原理图和寄存器设置。
问题是、与射频输出端的 AD9528相比、EVM 误差矢量幅度更高。 此外、射频输出的频率误差为1KHz。
我们怀疑 LMK4821芯片的寄存器有问题。 您能不能建议我们需要微调哪个寄存器设置来减少频率误差。
我们还观察到、当输入被移除时、输出将停止。 时钟来自哪里?
我已经阅读了保留。 您能否告诉我 启用和禁用保持的寄存器设置。
您是否怀疑 LMK 时钟质量如何才能获得良好的 EVM 和频率稳定性
我们希望与您分享我们的设置和寄存器设置
请您与我们分享 Microsoft 团队的电子邮件 ID
此致、
Sumathi
e2e.ti.com/.../6403.LMK04821_5F00_SYSREF_5F00_120kHz_5F00_setting_5F00_for_5F00_TICS_5F00_Pro.tcse2e.ti.com/.../7115.DC017-_2D00_-AFE768xEVM_2D00_SCH_5F00_C.pdf
您好、Sumathi、
输出端的频率误差表明时钟未锁定到正确的频率。 在上面的 TICS Pro 文件中、我看到 CLKIN_SEL_MODE=1、这是 CLKin1手册。 如果使用 CLKin0作为输入、则应设置 CLKIN_SEL_MODE=0、即 CLKin0手册。
或者、如果您需要在 CLKin1和 CLKin0之间自动切换、则可以设置 CLKIN_SEL_MODE=4、LOS_EN=1和 CLKin1_EN=1、以便时钟输入选择在有效时钟变为可用时在有效时钟之间切换、这是循环样式。 自动时钟切换需要时钟输入处于 MOS 模式(CLKinx_type=1)、并且有一些其他必要条件、所以如果需要自动时钟切换、请查看数据表第9.3.5.3节。
此外、请设置 PLL2_N_CAL=3、以便 PLL2 VCO 能够正确校准。
即使 PLL 未被锁定或基准缺失、时钟也将继续运行、这是因为 VCO 在 PLL 被解锁且分频器直接连接到 VCO 时继续运行。 LMK04821没有静音功能。 您可以通过设置 SYNC_PLL1_DLD 来仿真静音功能、以便在 PLL1未锁定时强制输出分频器复位(基准缺失); 但是、由于 SYSREF 分配路径与分频器复位(SYNC)共享、因此您需要确保 SYNC 信号只能在未使用 SYSREF 时复位分频器。 实际上、这意味着:
请注意、如果 PLL1在切换使用 SYSREF 时由于基准缺失或损坏而失去锁定、唯一的判断方法是监控 PLL1锁定检测信号。 在使用 SYSREF 时、应注意确保 PLL1不会丢失锁定、否则在获取锁定且分频器手动复位后、必须重新启动 SYSREF 过程。
此致、